Преобразователь цифрового кода в частоту следования импульсов

/201 1973,тво СССР3/02, 1982,ФРОВОГО КОДА ИМПУЛЬСОВтся к вычисенно к кодию информации,Ьх16 ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ ОРСНОМУ СВИ ТЕЛЬСТ(54) ПРЕОБРАЗОВАТЕЛЬ ЦВ ЧАСТОТУ СЛЕДОВАНИЯ(5) Изобретение откослителъной технике, а имрованию и преобразован и может быть использовано в цифровыхрегуляторах, в цифровых прдграммныхсистемах управления и т.д. Цельюизобретения является повышение быстродействия и расширение функциональных возможностей преобразователя,за счет синхронизации ввода кодачастоты и обеспечения воэможностимодулирования выходной частоты полюбому закону. По сигналу на шине 19управления триггер 6 открывает ключ9, в результате чего выходной импульс с выходной шины 16 осуществляет запись информации с шины 18 кодаадреса задаваемой частоты в регистр14 хранения, устанавливая при этом20 30 35 в исходное состояние делитель 1 частоты, регистр 2 сдвига, управляемыйделитель 3 частоты, счетчик 4 импульсов и счетчик 13 адреса. Тот жевыходной импульс через элемент 7 задержки увеличивает содержимое счетчика 13 адреса на единицу. На выходе управляемого делителя частоты 3из опорной частоты, поступающей пошине 15, с помощью делителя 1 частоты и регистра 2 сдвига Формируется импульсная последовательность,поступающая на вычитающий вход счетИзобретение относится к вычислительной технике, а именно к кодированию и преобразованию информации,и может быть использовано в цифровых регуляторах, в цифровых программных системах управления и т,д.Цель изобретения - повышениебыстродействия и расширение функциональных возможностей преобразователя за счет синхронизации вводакода задаваемой частоты и обеспечения возможностей модулирования выходной частоты,На фиг.1 приведена структурнаяэлектрическая схема преобразователяцифрового кода в частоту следованияимпульсов, на Фиг.2 и 3 - временныециаграммы работы преобразователя.Преобразователь содержит делитель 1 частоты, регистр 2 сдвига,управляемый делитель 3 частоты, счетчик 4 импульсов, блок 5 сравнениякодов, триггер 6, элементы 7 и 8задержки, ключ 9 сумматор 10, запоминающие устройства 11 и 12, счетчик13 адреса, регистр 14 хранения, шину 15 опорной частоты, выходную .шину 16, шину 17 кода постоянного числа, шину 18 кода адреса задаваемойчастоты, шину 19 управления.1Преобразователь цифрового кода вчастоту следования импульсов работает следующим образом.Ввод в преобразователь нового ко"да адреса задаваемой частоты производится через шину 18 и сопровождается появлением на шине 19 управлечика 4 импульсов, где записано постоянное число, поступающее по шине17. Содержимое счетчика 4 сравнивается в блоке 5 сравнения кодов с содержимым сумматора 10. В сумматоре10 Формируется сумма кода задаваемойчастоты, поступающего из запоминающего устройства 11 по адресу в регистре 14, и кода приращения частоты, поступающего из запоминающегоустройства 12 по адресу врегистре 14 и счетчике 13 адреса, 3 ил. нйя импульсного сигнала ввода, который устанавливает триггер 6 в единичное состояние, Формируя тем самым на первом входе ключа 9 разре-шающий потенциал, который открываетключ 9, что обеспечивает в моментпоступления очередного импульса навыходную шину 16, запись ъ регистр14 хранения по шинам 18 кода адресазадаваемой частоты, установку в "0"счетчика 13 адреса и через элемент8 задержки установку в "О" триггера6. Низкий потенциал на выходе триггера 6 создает на первом входе ключа 9 запрещающий потенциал и ключ 9закрывается до следующего ввода кода-адреса задаваемой частоты. В тотмомент поступления очередного импульса на выходную шину 16 делите-. ли 1 и 3 частоты устанавливаются в"0", в счетчик 4 импульсов по шинам17 записывается начальное число, врегистр 2 сдвига записывается кодединицы, а на счетный вход счетчика 25, 13 адреса через элемент задержки поступает импульс, увеличивающий наединицу код в счетчике 13 адреса.Длительность указанных операций,выполняемых одновременно и с задержкой, не превышает периода опорнойчастоты, после чего начинается очередной цикл Формирования периода выходной частоты,На выходе управляемого делителя 3 из опорной частоты с помощью делителя 1 частоты и регистра 2 сдвига вырабатывается частотная последова 12529435 20 25 30 35 40 45 50 55 тельность импульсов в соответствиис Фиг.2. Импульсы с выхода управляемого делителя 3, поступая на вычитающий вход счетчика 4 импульсов,уменьшают первоначально записанныйв него код.Процесс уменьшения кода в счетчике 4 импульсов продолжается до техпор, пока он не станет равным кодучастоты, установленному на вторыхвходах блока 5 сравнения кодов.Код частоты, устанавливаемыйна вторьж входах блока 5 сравнениякодов, представляет собой сумму кода задаваемой частоты Ри кодаприращения частоты ьР., образующуюся на вьжоде сумматора 10. Код задаваемой частоты Рпоступает напервый вход сумматора 10 с выходапервого запоминающего устройства 11и выбирается из ячейки запоминающего устройства, код адреса которойзаписан в регистре 14 хранения ипоступает на входы первого запоминающего устройства 11 с первых выходов регистра 14 хранения.С вторых выхоцов регистра 14 хранения на первые входы второго запоминающего устройства 12 поступаеткод старших разрядов адресов ячеекзапоминающего устройства, содержащихкоды приращений частоты аГ Младшие разряды адресов ячеек запоминающего устройства Формируются в счетчике 13 адреса и с его выхода поступают на вторые входы второго запо-.минающего устройства 12. Разрядностьсчетчика 13 адреса определяется количеством периодов выходной частотыТ., укладывающихся в один период Т -повторения модулирующей составляющей выходной частоты (фиг.3) .В счетчике 13 адреса происходитнепрерывное изменение кода на едини-,цу перед каждым циклом формированияпериода выходной частоты, что позволяет в начале каждого цикла формирования периода выходной частотывыбирать из второго запоминающегоустройства. 12 очередное значениекода приращения частоты дГ котороес выхода второго запоминающего устройства 12 поступает на второй входсумматора 10, на выходе которогоФормируется код текущего значениязадаваемой частоты, который подается на вторые входы блока 5 сравнениякодов,В момент совпадения кода, поступающего на первые входы блока 5 сравнения кодов с кодом, установленным на вторых входах блока 5 сравнения кодов, на его выход поступает импульс, который завершает формирование очередного периода выходной частоты и блоки устройства соответственно устанавливаются в исходное положение. Изменение формируемого периода выходной частоты происходит немедленно, что обеспечивает хорошие динамические свойства преобразователя. Непрерывный счет в счетчике 13 адреса с возобновлением счета с начального кода при его переполнении обеспечивает поступление на второй вход сумматора 10 циклически повторяющихся значений кодов приращений частоты, что позволяет получать на выходе преобразователя любой периодически повторяющийся закон изменения частоты. Формула из обре те ния Преобразователь цифрового кода в частоту следования импульсов, содержащий делитель частоты, сч тный вход которого объединен со счетным входом управляемого делителя частоты и является шиной опорной частоты, а выход соединен с управляющим входом регистра сдвига, выходы которого подключены к соответствующим управляющим входам управляемого делителя час тоты, счетчик импульсов, установочные входы которого являются шинами кода постоянного числа, вход разрешения записи объединен с входами установки нуля делителя частоты и управляемого делителя частоты, входом установки единицы регистра сдвига и является выходной шиной, а выходы соответственно соединены с первыми входами блока сравнения кодов, выход которого является выходной шиной, и первый элемент задержки, о т л и - ч а ю щ и й с я тем, что, с целью повышения быстродействия и расширения функциональных возможностей преобразователя за счет обеспечения дополнительной Функции модуляции вьгходной частоты, в него введены триггер, второй элемент задержки, ключ, сумматор, первое и второе залом минающие устройства, счетчик адресабракс Тио Юьц Составит Техред Л Редактор А.Коз аказ 46 16 31/57 ТиражВНИИПИ Государствепо делам изобре 113035, Москва, Ж,писноР омитета СС открытий я наб., д г нии иаушска Проектна Производственно-полиграфическое предприятие, г. Ужго 5 12 и регистр хранения, первые выходы которого соединены с соответствующими входами первого запоминающего устройства, вторые выходы - с соответствующими первыми входами второго запоминающего устройства, установочные входы являются шинами кода адреса задаваемой частоты, а вход разрешения записи объединен с входом установки нуля счетчика адреса и входом второго элемента задержки и подключен к выходу ключа, первый вход которого подключен к выходу триггера, первый вход которого является шиной управления, а второй вход подключен к выходу второго элемента задержки, при этом второй вход 52943 Ьключа объединен с входом первогоэлемента задержки и является выходной шиной, причем выход управляемого делителя частоты соединен с вычитающим входом счетчика импульсов,а выход первого элемента задержки:подключен к счетному входу счетчикаадреса, выходы которого подключенык соответствующим вторым входам вто 1 О рого запоминающего устройства, выходы которого подключены к соответствующим первым входам сумматора,вторые входы которого соединены ссоответствующими выходами первого15 запоминающего устройства, а выходыс соответствующими вторыми входамиблока сравнения кодов,В.Войтовдюкова Корректор В.Синицка