Патенты с меткой «кода»

Номер патента: 1444962

Опубликовано: 15.12.1988

Авторы: Дрозд, Жердев, Карпенко, Лебедь, Минченко

МПК: H03M 9/00

Метки: кода, параллельный, последовательно-параллельного

...6,4, бт.; состояниесчетчика становится 001, Вторая параразрядов записывается в триггеры64, бг при этом первая пара, находившаяся в этих триггерах переписывается в триггеры 6 , 6, состоя-,ние счетчика становится 010. Третьяпара разрядов записывается в триггеры 64, бг при этом первые две пары, находившиеся в этих триггерах итриггерах б, бг переписываются втриггеры 64, 64 г, 64 З, 644, так какоткрывшийся элемент И 5 г пропускаетна вход синхронизации этих триггеровсинхроимпульс сопровождения 9, состояние счетчика становится 001, Четвертая пара разрядов записывается втриггера 644, бган, при этом третьяпара разрядов, находившаяся там переписывается в триггеры 64, 6 г.Таким образом, Формирование восьмиразрядного выходного слова...

Номер патента: 1444963

Опубликовано: 15.12.1988

Авторы: Ибрагимов, Лосев, Миханьков, Финогеева

МПК: H03M 13/01

Метки: декодирующее, кода, разрядного

...11, посредством распределителя 12 и ключей 13, на основании принятого закона коммутации отводов ( - пер-вые выходы первого регистра 1 сдвига , -Ос+1) 1 О,п; 1;-О, Ксоответствующие номеру его ячейки, соединены с первьки информационными входами соответствующего д-го ключа 13 коммутатора 11, 1 - вторые выходы первого регистрасдвига (1 =(1 с+1)+1) -, 1 = Од; 1 = Г, и 1 с) , соответствующие номеру его ячейки, соединены со вторыми информационными входами соответствующего 1-го ключа 13 коммутатора 11, обеспечивают равномерное распределение (тасование) краевых квантов позиции импульса по всем К отсчетам в течение времени приема кодовой комбинации, подключаемых ко входам второго сумматора 1 О по модулю два, который осуществляет К проверок для...

Номер патента: 1444964

Опубликовано: 15.12.1988

Автор: Котиков

МПК: H03M 13/13

Метки: 3в4в-3, двоичного, кода, кодер

...спомощью блока 1 синхронизации, а временные соотношения между ними представлены на Фиг. 2,б,е,н,с,т,у,х.Сигналы с выходов триггеров 5-18(Фиг. 2,о) поступают на соответст-.вующие информационные. входы мультиплексора 27, на адресные входы которого поступают сигналы с выходов(фиг. 2,с,т) делителей 13 и 14 частоты. Импульсы тактовой частоты линейного сигнала (фиг. 2,у) с выходаформирователя 8, инвертируются элементом 1 О НЕ (фиг. 2,х) и поступают на тактовый вход пятого триггера 26,на информационный вход которого поступает сигнал с выхода мультиплексора 27 (фиг. 2,Ф). Триггер 26 необходим для устранения пролезаний навыходе мультиплексора 27 и формирования сигнала двоичного кода ЗВ 4 В(Фиг. 2,ц).Последовательный 4 и параллельный6...

Номер патента: 1446694

Опубликовано: 23.12.1988

Автор: Кузнецов

МПК: H03M 7/00

Метки: двоичного, код, кода, прямой, семисегментный

...входом первого элемента ЗИ-НЕ, выход которого соединен с выходом "с преобразователя, выходЬ которого соединен с выхо" дом первого элемента И-НЕ, первый вход которого соединен с прямым 50 Т а б л и ц а 1 (входов)Вес Инверсия Обозначение Т а б л и ц а 2 (кодирования) а 1 0 1 1 О 1 1 1 1 1 Ь 1 1 1 1 1 О О 1 1 1 с 1 1 0 1 1 1 1 1 1 1 й 1 О 1 1 О 1 1 О 1 1 е 1 О 1 О О О 1 О 1 ОО .О 1 1 1 1 1 0 1 1 Работа преобразователя осуществляется следующим образом.Сигналы входов в" и "ж" логически умножаются и инвертируются элементом 2 И-НЕ 7. Сигналы с выхода элемента 2 И-НЕ 7 и с выхода "д" с входов 1 и "ж попарно перемножаются, результаты логически складываются и инвертируются элементом 2 ИИЛИ-НЕ 12.Полученный сигнал логически умножается с сигналом...

Номер патента: 1448412

Опубликовано: 30.12.1988

Авторы: Грачева, Никонович, Пинчук

МПК: H03M 7/12

Метки: двоично-десятичный, двоичного, кода

...разрядал цу Р,2 12 22 ф 2 9, 2 В (2 +2 б ) + +С 2 В 2 В (2+2 б+2 )+Д 2 23; выход седьмого разряда2 2.2 "21 ф +2 2 В (2+2 б (2+ +24+21) +С .29 2 В 2 (2 ь +2 Б, 24, 2 з, 2) +и на входы шифраторов 9 и 10. В шифраторе 9 с учетом сигналов признакатетрады, поступающих на его управляющие входы от блока 4, формируетсядвоичный код числа тетрады. Этот кодпоступает на вторые входы сумматора3, где вычитается иэ числа, поступающего на его первые входы от регистра 1.При поступлении импульса тактовойчастоты с входа 13 на тактовый входрегист 1 результат вычитания изсумматора 3 заносится в регистр 1 длядальнейшего преобразования. Операциявычитания повторяется с приходом каждого импульса тактовой частоты и осуществляется до тех пор, пока числов...

Номер патента: 1451699

Опубликовано: 15.01.1989

Авторы: Гетман, Мельник, Мухортов, Равков

МПК: G06F 11/10, H03M 13/09

Метки: двоичного, кода, параллельного, четность

...регистрапри этом отлично от нулевого, то на выходе элемента И-НЕ 9 появляется сигнал "1", который поступает на вход элемента И 6 и открывает его для прохождения тактовых импульсов на вход .регистра 7. Информация в регистре 7 начинает сдвигаться в сторону младших разрядов, и выталкиваемые единицы младшего разряда регистра 7 поступают на счетный вход триггера 8.После окончания счета регистр 7 устанавливается в нулевое состояние, при котором на выходе элемента И-НЕ 9 появляется сигнал "О". Этот сигнал, во-первых, запрещает прохождение тактовых импульсов через элемент И 6 на вход регистра 7.и, во-вторых, импульсом с выхода формирователя 14 через элемент ИЛИ 15,.поступающим на управляющий вход дешифратора 16,разрешает модификацию кода...

Номер патента: 1451868

Опубликовано: 15.01.1989

Авторы: Ирисов, Климов, Юминов

МПК: H03M 13/01

Метки: декодирования, кода, пространственно-временного

...входы синхронизатора 6 и ня входы блока 7 максимума, входы которого соответствуют номеру групп. Если в данный моментвремени определенная группа продекодировялась по большему количеству признаков, чем остальные, то сигнал появляется на соответствующем выходе блока 7. Одновременно синхронизатор 6 запускает синхронизатор 3, вырабатывающий синхроимпульси групп, которые, гоступая на тактовые входы регистров 8, производят запись в них информации, поступающей с выхода блока 7 максимума, Б результате в регистрах 8 записывается пространственно- временная матрица. Далее комбинации декодируются дешифрятором 9. Декодированная информация поступает на эмент 14 памяти.Для надежного вхождения в синхронизм перед передачей радиограммы передается...

Номер патента: 1453596

Опубликовано: 23.01.1989

Авторы: Загоруйко, Кузько, Панченко, Петров, Яценко

МПК: H03M 1/66

Метки: вала, кода, поворота, угол

...сигналы проходят на ПКН 5 - 7, в которых преобразуются в постоянное напряжение.С выходов ПКН 5 - 7 сигналы поступают на информационные входы В УМ 8- (10. На управляющие входы А 8 - 10 45поступает информация о знаке коэффициента усиления со старших разрядов ПЗУ 1 - 3,Работу усилителей 8 - 1 О рассмотрим на примере усилителя 8, так каквсе усилители идентичны, Уровень логической "1" из ПЗУ поступает наинформационный вход А усилителя 8и через ключ на транзисторах 13 и 14приходит на затвор транзистора 15Транзистор 15 открывается и операционный усилитель 20 начинает работать в режиме неинвертирующего усилителя, При этом отрицательное напряжение, приходящее на вход В, передается на выход Ф 1 беэ изменеши), лишь усиливаясь по току с помощью...

Номер патента: 1453597

Опубликовано: 23.01.1989

Авторы: Редько, Судаков, Тюляков

МПК: H03M 1/82

Метки: временной, двоичного, интервал, кода

...линии прямого кода и отсутствию импульса на линии инверсного кода, а нуль соответствует соответствию импульса на линии прямого кода и наличию импульса на линии инверсного кода (фиг.2 е,ж). На информационном выходе преобразователя 4 формируется инверсный код (фиг.2 и), причем длительность импульсов кода расширена до периода повторения импульсов входного кода, а на 1 тактовом выходе - пачка импульсов записи (Фиг.2 з), задержанная относительно Фронтов импульсного кода, что обеспечивает надежную запись кода в преобразователь 5.Одновременно счетчик 9 импульсов подсчитывает количество импульсов записи. По срезу п-го импульса записи (при этом в преобразователе 5 последовательного кода в параллель- ный установятся все разряды кода) на выходе...

Номер патента: 1453598

Опубликовано: 23.01.1989

Авторы: Лозинский, Моисеев, Хардиков

МПК: H03M 9/00

Метки: кода, параллельного, последовательный

...входы мультиплексора 5 в зависимости от значения сигна.ла с выхода регистра 2, образуют навыходах мультиплексора комбинацию издвух импульсов, сдвинутых во времени друг относительно друга. Прнзначении "1" сигнала на выходе регистра 2 сначала появляется сигнал навыходе 13, а затем на выходе 14, апри значении "О" сначала появляетсясигнал на выходе 14, а затем на выходе 13. Задним фронтом сигнала свторого выхода генератора 4 содержимое регистра 2 сдвигается вправона один разряд, при этом выдвигаемыйиз регистра разряд через последовательный информационный В-вход вновьзаписывается в регистр 2, а на еговыходе появится значение предыдущегоразряда. Сигналы с третьего выходагенератора 4 поступают на счетныйвход счетчика 3 импульсов. В процессе...

Номер патента: 1457166

Опубликовано: 07.02.1989

Автор: Пустыгин

МПК: H03M 13/51

Метки: бчх, декодер, кода

...синдрома Бо.Элемент И 24 вырабатывает сигналобнаружения ситуации Я,Ф 0 и 6 Ф О.Элемецт И 26 формирует сигнал обнаружения неисправимой ошибки, когдаБр О; 64 О и Т(Ь /Б,) Ф О. Эле-мент И 27 формирует сигнал для случая Б.О;О; Тг(Ь/Я) = О цБ = 1. Элемент И 29 формирует сигнал обнаружения неисправимой ошибки,когда Б, Ф 0; Ь = О и Б,= О. Элемент И 28 формирует сигнал обнаружения неисправимой ошибки, когда Б= Ои Яз Ф О. Элемент И 25 формирует сиг ",нал обнаружения неисправимой ошибки,когда Б = О; Б = О и Б,= 1, ЭлементИЛИ 30 формирует суммарный сигналобнаружения неисправимой ошибки.Таким образом, в предлагаемомдекодере кода БЧХ с кодовым расстоянием 6 обнаруживаются дополнительныеклассы неисправимьж ошибок, за счетчего повышается...

Номер патента: 1460772

Опубликовано: 23.02.1989

Авторы: Краснобаев, Телегин, Швецов

МПК: H03M 7/18

Метки: код, кода, модулярный, позиционного

...на входах 35 блоков 4 г и 5появляются потенциалы логической единицы, которые обеспечивают записьвычетов А 1 и Аг в регистры 19 блоков4 г и 5, йричем этот же импульс с выхода 33 блоков 4 г и 5 г поступает на.вход 33 блоков 4и 5 устанавливает триггеры 22 этих блоков в нулевоесостояние и тем самым подготавливает(обеспечивает) прием нового значенияА позиционного кода в регистры 19блоков 4и 51, Если на входе 35 ужеприсутствует единичный потенциал,то первый же тактовый импульс еговхода 37 обеспечивает запись,в регистре 19, а если нет, то блоки 41 и5, будут "ожидать" разрешение на прием с входа 35 нового значения А повходу 31.Наибольшая константа из Миик зи Кг,блоков 4 и 5 г соответственно заносится в сдвиговый регистр 20одновременно с...

Номер патента: 1462485

Опубликовано: 28.02.1989

Авторы: Гладков, Макунин

МПК: H03M 7/00

Метки: кода, параллельный, последовательного

...следуют друг эа другом через время й 3 2 Т.При поступлении первого бита "1" информационного байта на вход 22 преобразователя устанавливается в состояние "1" триггер 14, в результате чего начинает работать счетчик 19. Сигнал с первого счетчика 19 через элементы И 15 и 1 устанавливает в . состояние "1" триггер 5, после чего появляется сигнал на выходе элемента ИЛИ 10. Этот сигнал производит сдвиг информации в регистре 13, изменяет состояние счетчика 7 на единицу, устанавливает счетчик 8 в состояние "0" и вызывает работу счетчика9 под воздействием импульсов, посту"пающих на его счетный вход с выходагенератора 12 через элемент И 4,Триггер 14 ",озвращается в исходноесостояние 0 при появлении сигналан а втором выходе счетчика 1 9 , послечего...

Номер патента: 1462491

Опубликовано: 28.02.1989

Автор: Ткаченко

МПК: H03M 7/30

Метки: кода, формы

...ОПри подаче на входы 21-2 кода минимальной формы, удовлетворяющего представлению (2), каждая единица в-го разряда этого кода посредством элементов ИЛИ 1 согласно соотношению55 (1 преобразуется в три единицы (я) -го, (я) -го и (в) -го раэ. рядов кода пакетной формы, удовлетИзобретение относится к автоматике и вычислительной технике и может быть использовано в гибкихАСУ и ЭВИ для преобразования минимальной формы числа в пакетную .форму этого же числа,Целью изобретения является расширение области применения за счетпреобразования минимальной формыкода в пакетную форму,На чертеже представлена схпреобразователя формы кода (и 9, е2)где С - 1,2В 1-системе счисления числа представляются в минимальной и пакетной задает минимальную форму...

Номер патента: 1464282

Опубликовано: 07.03.1989

Авторы: Жаров, Кочемасов

МПК: H03B 19/00, H03M 7/00

Метки: кода, модуляцией, полиномиальной, сигнала, фазы, формирования, частотной

...3.1 - код - К щ 7 + (- -К +2 з 2 + К,)щ + К,. Воспользовавшись соотно-.5 шением 10(4) Р + 2 Рз 35 К э = 2 Рэ,Таким образом, используя здесьвместо кодов, пропорциональных коэффициентам Р, Р и Р, полинома (3),их линейные комбинации КК 7 и Кз, 40получаем требуемый код фазы приЯ = 3. Действуя последовательно поприведенному выше алгоритму, можнонайти необходимые линейные комбинации и для М ) 3. Результат удобно 45свести в табл. 1, где представленычисленные множители при коэффициентах полинома Р Р . , Рдля каждого из кодов КК К (дляслучая М5)50Таблица 1. 1 Е 3 1 Г Р Р 2 Рэ Р+ Р 5 1/4 1/57/2 6 559 306 480 24 1 0 О О 0 1/2 1/31 20 20 ОО О К Кэ К 5, э щ(щ+1) (2 щ+1)6и учтя задержку на такт, находим код фазы на выходе накопителя 1.1 20К = (К...

Номер патента: 1464292

Опубликовано: 07.03.1989

Автор: Скорняков

МПК: H03M 7/00

Метки: кода, параллельный, последовательного

...И;М 1. Значение Я; выбирают как среднее между двумя значениями И соответствующими двум соседним скоростям передачИ.Таким образом, всему диапаэону изменения скоростей передачи кода поставлены в соответствие коды в, каждый иэ которых соответствует своей скорости передачи кода, т.е. при передаче кода пятью скоростями соответственно существует и пять значений кода ш.По окончании. каждого цикла преобразования в регистр 13 записывается число с выхода дешифратора 12 и хранится там до конца следующего цикла. Код с выхода регистра 13 поступает на управляющие входы коммутатора 14.1Импульсы генеРатора 17 поступают на делитель 15 частоты, выполненный, например, в виде счетчика, на выходах которого формируется частоты, соответствующие скоростям...

Номер патента: 1464293

Опубликовано: 07.03.1989

Авторы: Коляда, Селянинов

МПК: H03M 7/18

Метки: интегральных, кода, модулярного, формирования, характеристик

...с выхода блока 4.Ксуммирования вычетов по модулю ш поступает на вход преобразователя 5 интервального индекса, который на первом и втором своих выходах сформирует соответственно величины Е(Х) и Л(Х). Величина 3(Х) с второго выхода преобразователя 5 интервального индекса иоступает на единичный вход триггера 8, на счетный вход которого с выхода анализатора 10 индексов знаковых чисел подается величина 6(Х), в результате на выходе триггера 8 формируется знак числа Я(Х) = ,7(Х) + 8(Х)1, Полученные интегральные характеристики исходного модулярного кода х, х х, Е (Х), Е(Х), В(Х), 8(Х) и Я(Х) снимаются соответственно с выходов 18.1, 18.2 18.К, 19, 20, 21, 22 и 23 устройства,На (Т+2)-м такте работы устройства содержимое х;, счетчика 12. (1 =...

Номер патента: 1465878

Опубликовано: 15.03.1989

Авторы: Березенко, Калинин, Кокурин

МПК: G06F 7/38

Метки: кода, нормализации

...данных,45Старший разряд выхода 16 кода нормализации в этом случае становитсяравным нулю, Мультиплексор 27 пропускает разряд 1 П Информация со входа 9 проходит на выход 18 транзитом,если разряд 9, равен "0", и инвертируется, если разряд 9 равен "1 ", Информация со входа 10 проходит на выход 19 транзитом, если разряд 1 Оравен 0, и инвертируется, если раэ- ВВряд 10 равен "1",Шифраторы 2 и 3 формируют на выходах 20 и 2 двоичный код числа 78 4подряд идущих со стороны старшихразрядов нулей с выходов 8 и 19.Схема 6 сравнения сравнивает коды,поступающие с выходов 20 и 21, Есликод на выходе 20 меньше кода на выходе 21 (сигнал на выходе 22 равен), коммутатор .7 выдает на младшиеразряды выхода 16 кода нормализацииинформацию с выхода 20, в...

Номер патента: 1465886

Опубликовано: 15.03.1989

Авторы: Друз, Рукоданов

МПК: G06F 9/50

Метки: выделения, двоичного, единиц, кода, многоканальное

...ЗАПРЕТ 3 , соответствующий второй вьделенной единице, подается на выход 6 второго канала.Параллельно сигнал с выхода элементаИЛИ 42 открывает элемент И 2и последний единичный сигнал 1 из заданного набора подается на вход следующего канала. Этот сигнал аналогично описанному через элемент ЗАПРЕТ Знв подается на выход 61-го канала. Таким образом, происходит вью деление и распределение вьщеленных единиц в каналах. Аналогично работает устройство при любых других комбинациях единичных разрядов 1, - 1 двоичного кода. Например, при единичных разрядах 12, 1 первый единичный сигнал 12 вьделяется на выходе 6 пер 12 вого канала, а сигнал 1 - на восходеь62 второго канала; при единственном единичном разряде 1 он вьщеляется на выходе б,первого канала...

Номер патента: 1467753

Опубликовано: 23.03.1989

Авторы: Евтихиев, Ковач, Корнеев, Пучков, Таубкин

МПК: H03M 13/23

Метки: декодирования, кода, сверточного

...наименьшей длины лежит на оптимальном пути и соответ 5 1 О 15 20 25 30 35 40 45 50 55 ствует правильно декодированной информации. Поик этого бита информации можно назвать процессом предварительного поиска. Этот процесс представляет собой обратное движение по решетчатой диаграмме сверточного кода, начиная с самых новых, и старым битам по пути наименьшей длины, Проводя этот процесс, можно определить конец (со стороны новых битов) оптимального пути.Сохраняя в памяти информацию о переходах длиной В, предшествующих концу отрезка оптимального пути, можно, начиная обратное движение по решетчатой диаграмме, восстановить со стороны новых битов отрезок оптимального пути длиной В, Этот процесс движения назад по диаграмме сверточного кодера...

Номер патента: 1473085

Опубликовано: 15.04.1989

Авторы: Бобров, Иванова, Новиков

МПК: H03M 1/82

Метки: двоично, десятичного, кода, систем, следящих, функциональный, цифроаналоговый

...кода сопровождается появлением нулевого кода третьей декады младших разрядов регистра 2, что вызывает появление на выходе нулевого кода дешифратора 13 нулевого сигнала, который разрешает работу дешифратора 13 по его второму управляющему входу, переключает на выход коммутатора 9 код первой декады младших разрядов регистра 2; через элемент НЕ 10 и элемент И 11, на втором входе которого присутствует единичный сигнал с выхода нулевого кода дешифратора 13, запрещает работу дешифратора 13При изменении входного кода в пределах от 99 до 10 его десятичного эквивалента дешифратор 13 последовательно формирует на своих выходах нулевой сигнал, который управляет вклю5 1473085чением весовых резисторов матрицы 3 .Устройство при этом реализует преоб-...

Номер патента: 1473086

Опубликовано: 15.04.1989

Авторы: Кашаев, Клименко

МПК: H03M 1/82

Метки: временной, интервал, кода

...иторый устанавливает 0-триггеры б и 7,управляемые по Я-входу инверсным сигналом, в единичные состояния (фиг.2 вг). В соответствии с поступающим поуправляющим входам кодом генератор1 импульсов начинает формированиеположительного импульса (временногоинтервала), который показан нафиг,2 в, Положительный перепад (фронт) 10этого импульса поступает на С-вход0-триггера б, но не изменяет его состояния, так как отрицательный импульс низкий потенциал) на его Явходе является приоритетным (момент 15времени С ). Одновременно выходнойсигнал с выхода генератора 1 импульсов, инвертированный инвертором 5,поступает на С-вход 0-триггера 7 ипо окончании формируемого на его выходе импульса положительным перепадом (фиг,2 д) записывает в Р"триггер7 низкий...

Номер патента: 1474847

Опубликовано: 23.04.1989

Автор: Абрамов

МПК: H03M 1/82

Метки: временной, интервал, кода, рециркуляционный

...=, +ээ, = Зд задерживаетсяв многоотводном дискретном элементе4 задержки уже на время 2.Таким образом, по мере увеличениячисла рециркуляций и, соответственно,содержимого счетчика 14 (17) импульсов, селектор-мультиплексор 3 осуществляет переключение отводов дискретного элемента 4 задержки, изменение времени его задержки (периода рецир" куляции) от величиныдо величины п 1 . Процесс рециркуляции происходит до тех пор, пока число рециркуляций, зафиксированных в счетном блоке 5, не станет равным значению преобразуемого кода на шинах 13, например .р (где Р е11 мчч 1 ччкс 3 1 мчн наименьшее значение преобразуемого кода).В первом варианте выполнения счетного блока 5 (фиг. 1) момент равенства числа, записанного в регистр 6, с числом,...

Номер патента: 1474848

Опубликовано: 23.04.1989

Авторы: Глебова, Петров

МПК: H03M 1/82

Метки: временной, интервал, кода

...(фиг,2 т), который устанавливает в исходное состояние триггер 7, блокируя тем самым работупреобразователя кода во временнойинтервал до прихода очередногостартового импульса и формируя навыходной шине 12 сигнал окончаниявременного интервала.Таким образом,преобразователькода во временной интервал обеспечивает повышение точности преобразования кода во временной интервалза счет ликвидации погрешностейпреобразования, вызванных во-первых, нестабильностью частоты импуль"сов управляемого генератора, заполняющих преобразуемый временной интервал между импульсами запуска и4 О окончания преобразователя, во-вторых,отсутствием синхронизации стартового импульса и момента запуска управляемого генератора. Точность преобразования кода во временной интер...

Номер патента: 1474853

Опубликовано: 23.04.1989

Авторы: Абаджиди, Гераськов, Огороднийчук, Харько

МПК: H03M 9/00

Метки: кода, параллельного, последовательный, преобразования

...прохождение разрядов преобразуемого кода с выхода регистра 11 сдвига через элемент И 3 и, далее, через элемент ИЛИ 10 на информационный выход 16 устройства. При этом в случае передачи единичного разряда триггер 8 меняет свое состояние на противоположное. 2Инверсным значением тактового им.пульса с выхода элемента НЕ 15 добавляется единица в счетчик 12 исдвигается код, находящийся в регистре 11 сдвига. Счетчик 12 осуществляет суммирование Н + 1 импульсов.Единичные сигналы на выходах Ии Б + 1 дешифратора 13 определяютсясоответствующими значениями на выходах счетчика 12. Число выходов счетчика 12 и входов дешифратора 13определяется по формулеп=1+СЕ , Ц,Единичный сигнал с выхода И дешифратора 13 запрещает прохождениетактовых импульсов через...

Номер патента: 1476460

Опубликовано: 30.04.1989

Автор: Ткаченко

МПК: G06F 7/49

Метки: избыточного, кода, сумматор

...10 и 11 сумматора единичныисигнал с выхода переноса полусумматора 1 устанавливается на выходе 6суммы одноразрядного сумматора 5 че 5рез элемент ИЛИ 23, а единичный сигнал на выходе 7 второго разряда устанавливается посредством элементаИЛИ 23. Однавремечнс по цепочке элемент ИЛИ 20 - элемент 24 запретаэлемечт ИЛИ 23 единичного сигнала свходов 10 и 11 поступают на выходы6 суммы одноразрядных сумматоров 5,54 и 51, 5 соответственно, На выходе 7 результат суммирования представлен в виде 0110111=22,Допустим, необходимо выполнитьсложение 8-8 в пакетной системе счисления. При поступлении кодов слагаемых на входы 10 и 11 единичный сигнал с выхода переноса полусумматора1 устанавливается на выходе б суммыодноразрядного сумматора 5черезэлемент...

Номер патента: 1476469

Опубликовано: 30.04.1989

Авторы: Волощук, Дрозд, Лацин, Малярчук, Полин

МПК: G06F 11/10

Метки: кода, модулю, остаточного, три

...с информационных входов3 на выход 5 устройства. Контролируемый код поддерживается на информационных входах 3 устройства в течение всего периода управляющего сигнала, На первом полутакте управляющийсигнал принимает нулевое значение,При действии этого сигнала элементы1 пропускают контролируемый код навходы блока 2 без изменений, На втором полутакте управляющий сигнал принимает единичное значение, при действии которого элементы 1 инвертируют контролируемый код,Блок 2 вычисляет функцию й перво Ого разряда искомого остатка по модулю три контролируемого кода, Эта функция описана в таблице на фиг, 2, Из 59 2данных таблицы видно, что при четном числе входов блока 2 функция Гр второго разряда остатка может быть определена какГ (Х 1, Х 2, Х 2 К)...

Номер патента: 1476610

Опубликовано: 30.04.1989

Авторы: Белоусов, Малиновский, Марков

МПК: H03M 1/66

Метки: кода, проводимость

...представлена функциональная схема преобразователя.Преобразователь кода.в проводимость содержит первую 1 и вторую 215 выходные шины, умножающий цифроаналоговый преобразователь (ЦАП) 3, повторитель 4 напряжения и управляемый источник 5 тока.Преобразователь кода в проводи - мость работает следующим образом,При подаче на входную шину преобразуемого кода И на первом и втором токовых выходах умножающего ЦАП 3 формируются токи 1,7 и 177, величины При подключении к выходу повторителя 4 напряжения второго входа источника 5 тока и соединении первого входа последнего с шиной нулевого потенциала на выходных шинах 1 и 2 преобразователя кода в проводимость реализуется проводимость обратного знака, что обеспечивает расширение области применения...

Номер патента: 1476614

Опубликовано: 30.04.1989

Автор: Музыченко

МПК: H03M 7/06

Метки: двоичного, кода

...соответствии с изложенным в частном случае, когда А=2 (Й=От 1ф)пороговый элемент состоит изэлемента ИЛИ, соединенного входами свходами блока, начиная с (6+1)-гои до п-го, В частном случае, когдафа= М 1 н=е=О(.= сн =1, пороговый элемент состоит из элемента И, соединенного входами с выходами блока отд-го до п-го, В частном случае А=о-=2 пороговый элемент выполняетсяв виде линии связи с его и-го входана выход,Для случая К=5 пороговый блок 4выполнен (фиг,2) на элементе ИЛИ 9элемент И 10 и элементе ИЛИ11. Выход порогового блока 4соединен с теми входами сумматора 5, которые соответствуют единицам в дополнительном коде числа К.Блок 1 весового суммирования может иметь различное выполнение в зависимости от числа входов, элементной базы, а также...

Номер патента: 1476616

Опубликовано: 30.04.1989

Авторы: Жукевич, Касмынина, Пихай, Свеженец

МПК: H03M 7/12

Метки: величин, двоично-десятичный, двоичного, код, кода, угловых

...поступаютва сигнала: сигнал константы деады, сигнал первой разности преобазуемого угла и константы декады.На выходе сумматора 2 снова форируется сигнал разности этих двухисел и описание их соотношенияБольше" или "Меньше", Если констана больше величины угла, то сигнал11Меньше разрешит прохождение сигнаов на выход второго элемента ИЛИ 5игнал с выхода элемента ИЛИ 5 потупит на вход счетчика 8 цикловчетчик 8 циклов устанавливает навоем управляющем выходе признак слеующего цикла. Этот признак, поступаяа управляющий вход памяти констант,беспечит выбор следующей константы.Таким образом, на входы сумматора 2 во втором цикле будут поданыкоды следующих величин: код разности, полученной в первом цикле преобразования, код декады, соответс", -вующей...