Устройство формирования кода фазы сигнала с линейной частотной модуляцией

(191 (1 12659 51) 4 Н 03 4 ЕНИ ектротехни 54, кл. 328/14, СССР1983.РОВАНИЯ КОНЕЙНОЙ ЧЛСк импульснои ся в цифровых йной частотной ГОСУДАРСТВЕННЫИ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ОПИСАНИЕ ИЗОБР А ВТОРСКОМУ СВИДЕТЕЛЬСТ(71) Всесоюзный заочныйческий институт связи(54) УСТРОЙСТВО ФОРМИДА ФАЗЫ СИГНАЛА С ЛИТОТНОЙ МОДУЛЯЦИЕЙ(57) Изобретение относитсятехнике. Может использоватьсинтезаторах сигналов с лине модуляцией. Цель изобретения - повышение быстродействия устройства, достигается путем уменьшения разрядности входящих в него элементов при сохранении заданного уровня отклонений фазы от квадратичного закона. Для достижения поставленной цели в устройство, содержащее сумматор 1, регистры 2, 3 и 4, синхронизатор 6 и арифметико-логический блок 8 дополнительно введены четвертый регистр 5, блок 7 формирования квадратичной функции, коммутатор 9 и счетчик 10, При этом возникающие фазовые ошибки снижаются до необходимого уровня с помощью блока формирования квадратичной функции, работающего на низкой тактовой частоте и не оказывающего влияния на быстродействие всего устройства. 3 ил.Изобретение относится к импульсной технике и может быть использовано в цифровых синтезаторах сигналов с линейной частотной модуляцией.Цель изобретения - повышение быстродействия устройства путем уменьшения разрядности входящих в него элементов при сохранении заданного уровня отклонений фазы от квадратичного закона.На фиг. 1 представлена функциональная схема устройства формирования кода фазы сигнала с линейной частотной модуляцией; на фиг. 2 и 3 - примеры выполнения блока формирования квадратичной функции.Устройство формирования кода фазы сигнала с линейной частотной модуляцией содержит сумматор 1, регистры 2 - 5, синхронизатор 6, блок 7 формирования квадратичной функции, арифметика-логический блок 8, коммутатор 9, счетчик 10, причем соединены последовательно регистр 4, счетчик 10, сумматор 1 и регистр 2, выходы которого соединены с вторыми входами сумматора 1, выходы котороо соединены с первыми входами арифметико-логического блока 8, вторые входы которого соединены с выходами блока 7 формирования квадратичной функции, кодовые входы которого соединены с выходами регистра 5, а выход переполнения - с сигнальным входом коммутатора 9, первый и второй выходы которого соединены соответственно с входами сложения и вычитания счетчика 10, а управл я югций вход - с знаковым выходом реги стра 5 и управляющим входом арифметикологического блока 8, выходы которого соединены с входами регистра 3, выходы последнего с выходными шинами, тактовый вход - с тактовым входом регистра 2 и первым выходом синхронизатора 6, а установочный вход с установочными входами регистра 2, счетчика 10, блока 7 формирования квадратичной функции и вторым выходом синхронизатора 6, третий выход которого соединен с тактовым входом блока 7 формирования квадратичной функции, который может быть выполнен (фиг. 2) из накопителя 11, триггера 12, блока 13 инверторов, умножителей 14 и 15, соединенных последовательно, причем к регистру 5 подключены входы накопителя 11 и умно- жителя 15, выходы которого подключены к входам арифметико-логического блока 8, к сигнальному входу коммутатора 9 подключен выход триггера 12, управляющий одновременно переключением блока 13 инверторов, а второй и третий выходы синхронизатора 6 подключены к управляющим входам накопителя 11, на входе которого формируется пилообразный код, который преобразуется в треугольный на выходе блока 13 инверторов благодаря переключениям триггера 12, а затем в квадратичный на выходе умнокителя 15. 5 10 С 5 20 25 30 35 40 45 50 55 Если параметры сигнала известны, то блок 7 формирования квадратичной функции можно выполнить из соединенных последовательно реверсивного счетчика 16 и блока 17 памяти, в который записан код Кхт (фиг. 3) на временном интервале (О;0,5 Т).Синхронизатор 6 вырабатывает импульсы с тактовой частотой Ь для работы регистров 2 и 3 и посредством деления импульсы с тактовой частотой Ь для работы блока 7 формирования квадратичной функции, а также синхронный строб-импульс для начальной установки этих блоков и счетчика 1 О.Устройство формирования кода фазы сигнала с линейной частотной модуляцией (ЛЧМ) работает следующим образом.До поступления команды на формирование ЛЧМ сигнала в счетчик 1 О из регистра 4 записан код Кы начальной частоты Ь. В результате цифрового интегрирования кода К 7,осуществляемого с тактовой частотой (тв соединенных между собой в кольцо сумматоре 1 и регистре 2, формируется код фазы К сигнала с частотой Ь. При появлении на втором выходе синхронизатора 6 строба, равного длительности ЛЧМ сигнала Т, входы сложения и вычитания счетчика открываются, а блок 7 формирования квадратичной функции начинает вырабатывать код КЛ. Одновременно с формированием этого кода в блоке 7 вырабатываются импульсы, при поступлении которых на входы сложения и вычитания счетчика 10 его содержимое каждый раз увеличивает. ся или уменьшается на единицу (соответственно при положительной и отрицательной скорости частотной модуляции).Увеличение или уменьшение содержимого счетчика зависит от потенциала на знаковом выходе регистра 5. Когда оц равен единице, импульсы переполнения с выхода блока 7 формирования квадратичной функции проходят через коммутатор 9 на вход сложения счетчика 10, и в арифметико-логическом блоке 8 осуществляется суммирование колов К и КоКогда этот потенциал равен нулю, импульсы переполнения поступают ца вход вычитания счетчика 10, а в арифметико-логическом блоке 8 код К; вычитается из кода К В момент окончания строба входы сложения и вычитания счетчика 10 блокируются по установочному входу, а регистры 2 и 3 оонуляются. До поступления следующего строба в устройстве вновь формируется кол фазы, соответствующий начальной частоте ЛЧМ сигнала. Устройство должно обеспечить на своем выходе код, максимально соответствующий линейному закону частотной модуляции= = н+ф 1, где % и ТЪЧ соответственно девиация и длительность формируемого сигнала. В реальнои цифровом синтезаторе формируется не непрерывный кол частоты К, а ступенчатый, где переключение265986 Формула изобретения дбл У Фиг Я Составитель Г. Бехред И. Верееираж 816 едактор М. Бланар аказ 5681,57 ВНИИПИ Государствпо делам изобр 1 3035, Москва, Ж - 3 лиал ППП Патент, г нного ком ений и оРаушска Ужгород,происходит через каждые Т секунд, а частота за это время изменяется на % герц. При малых значениях % и Т отличие между непрерывным и ступенчатым законами изменения частоты невелико и отклонения фазы Лр от квадратичного закона оказываются небольшими.Закон изменения частоты ЛЧМ сигнала 1(1) = 1+ф" 1 может быть представлен в виде суммы ступенчато возрастающей (илигубывающей) функции 1) и периодической 10 функции Л 1(1) с нулевым средним. При этом квадратичная функция изменения фазы ЛЧМ сигнала гр(1) = 2 л)1(1) с)1 также представляется в виде суммы двух функций р(1) = = 2 тг)1(1)й и Лгр(1) = 2 л)Л 1)й, вторая из которых периодическая. Такое представление квадратицеского закона изменения фазы гр(1) позволяет осушествлять формирование соответствующего функции гр(1) кода Кг в двух каналах. Код Ку, соответствующий функции гр(1), формируется в счетчике 10, сумматоре 1 и регистре 2, а код Кдсоответствуюший функции Лгр(1), в блоке 7 формирования квадратичной функции. В силу небольшой разрядности блоков, используемых в первом канале, их тактиро ванне осуществляется с частотой, максимально близкой к предельной рабочей частоте применяемых микросхем. Ошибки в формировании квадратичного кода фазы, возникающие с уменьшением числа разрядов счетчика, сумматора и первого регистра, снижаются до необходимого уровня при суммировании в арифметико-логическом блоке 8 кода Куи кода К, вырабатываемого в блоке 7 формирования квадратичной функции, работаюгцего на низкой тактовой частоте. Таким образом, введение новых связей и узлов позволяет получить сугцественное увеличение бь 1 стродействия при сохранении требуемой точности. Устройство формирования кода фазы сигнала с линейной частотной модуляцией, содержащее соединенные в коль 1 ьо сумматор и первый регистр, второй и третий регистры, арифметико-логической блок ц синхронизатор, первый выход которого соединен с тактовым входом первого регистра. отличающееся тем, что, с целью повышения быстродействия при заданном уровне отклонения фазы путем уменьшения разрядности входящих в него блоков, в него дополнительно введены коммутатор, блок формирования квадратичной функции, четвертый реп 1 стр и счетчик, входы которого соединены с выходами второго регистра, выходы с вторыми входами сумматора, входы сложения и вычитания соответственно - с первым ц вторым выходами коммутатора, сигнальный вход которого соединен с выходом переполнения блока формирования квадратичной функции, а управляющий вход с знаковым выходом третьего регистра и управляюгцим входом арифметико-логического блока, выходы которого соединены с входамц четвертого регистра, первые входы с и- ходами сумматора, а вторые входы - с выходами блока формирования квадратичной функции, кодовые входы которого соединены с выходами третьего регистра, вход с вторым выходом синхронизатора, а установочный вход - с третьим выходом синхронизатора и установочными входамц сцстццка, первого и четвертого регистров, причем тактовый вход четвертого регистра соединен с первым выходом синхронизатора, а выходы - с выходными шцца ми устройства. рвовКорректор 51 МаьсициииГ 1 одписноеитета СССРткрытийя на 6., д. 415ул. Проектная, 4