Способ преобразования кода в постоянный сигнал

(594 Н 03 М 1/6 Т СССРОТКРЫТИИ ОСУДАРСТВЕННЫЙ НОМ О ДЕЛАМ ИЗОБРЕТЕНИ ЕЛЬСТ У 42электротехничеси А.А.Ч) етельство СССР К 13/02, 1979. ИЯ КО ПРЕОБРАЗОСИГНАЛ 54) СПОСО ОСТОЯННЫЙ 57) Изобр ельнои и втоматик емам управ енствовани авт. св на пре ОПИСАНИЕК А 8 ТОРСНОМУ СВИ(56) Авторское свиУ 836791, кл. Н 0 тение относится к измериычислительной технике,и автоматизированным сисления и является усоверем способа, известногоСССР У 836791, основанноразовании кода в т сдвинутых друг относительно друга наТ/щ последовательностей широтно-импульсного сигнала, их суммированиии усреднении. Цель изобретения - повышение быстродействия и преобразования. Цель достигается тем, что формируют (в+1)-ую последовательность широтно-импульсного сигнала, осуществляют ее суммирование с дополнительным постоянным сигналом, высокочастотную фильтрацию полученной суммысигналов и дальнейшее суммированиес ш последовательностями широтноимпульсного сигнала. Кроме того, конкретизируются параметры (в+1)-ойпоследовательности широтно-импульсного и дополнительного постоянногосигналов. Способ позволяет на 2-3порядка повысить быстродействие преобразования. 3 ил.35 40 45 50 55 Изобретение относится к технике преобразования цифровых величин в аналоговые, может быть использовано в высокоточных калибраторах напряжения, цифровых измерительных приборах и системах и является дополнительным к основному авт,св. У 836791. Цель изобретения - повышение быст" родействия преобразования.На фиг. 1 представлена структурная схема устройства, реализующая предлагаемый способ; на фиг. 2 - амплитудно-временные диаграммы, его поясняющие; на Фиг. 3 - пример выполнения;преобразователя кода в управляющие широтно-импульсные сигналы.Устройство (Фиг. 1) содержит генератор 1 импульсов образцовой частоты, преобразователь 2 кода в управляющие широтно-импульсные сигналы, источник Э образцового напряжения, блок 4 переключателей, сумматор 5, Фильтр 6 нижних частот (ФНЧ), шину 7 выходного постоянного сигнала, шивы 8 и 9 соответственно входного преобразуемого кода и входного сигнала записи кода, цифроаналоговый преобразователь (ЦАП) 10, переключатель 1 и фильтр 12 верхних частот (ФВЧ), выполненный на резисторах с сопротивлениями К, и К и конденсаторе емкостью С.Выход генераторасоединен с импульсным входом преобразователя 2,п-информационных входов которого связаны шиной 8 преобразуемого кода, а ш выходов соединены с ш управляющими входами блока 4 переключателей, один из аналоговых входов которого подключен к выходу положительного напряжения источника 3, а второй связан с общей шиной устройства, при этом ш аналоговых выходов блока 4 переключателей соединены с ш входами сумматора 5, (ш+1)-й вход которого связан с выходом ФВУ 12, а выход соединен со входом ФНЧ 6, вьгсод которого является выходной шиной 7. Входная шина 9 подключена к входам записи преобразователей 2 и ЦАП 10, иинформационных входов которого связаны с шиной 8, а вход образцового напряжения соединен с выходом отрицательного напряжения источника 3 и одним из аналоговых входов переключателя 1 1, другой вход которого соединен с общей шиной устройства, а управляющий вход переключателя 5 О 15 20 25 ЗО 11 подключен к (ш+1) выходу преобразователя 2, при этом выход переключателя 11 и выход ЦАП 10 через соответствующие резисторы ФВЧ 12 связаны с выводом конденсатора С, другой вывод которого является выходом ФВЧ 12.Генератор генерирует. импульсы образцовой частоты Г и может быть построен по схеме мультивибратора с кварцевой стабилизацией частоты. При использовании микросхем серии К 155 генератор будет содержать 3 инвертора, например К 155 ЛН (1/2 корпуса).Преобразователь 2 формирует временные параметры ш последовательностей широтно-импульсных сигналов (ШИС): длительность импульсов пропорциональную коду М, период Т, пропорциональный коду М, и сдвиг последовательностей друг относительно друга на величину Т/ш, а также временные параметры (ш+1)-й последовательности; длительность импульсапропорциональнуто (и- Р) младшим разрядам кода И, период Т/ш и начало ,импульсов, совпадающее с началом пе-, риодов кТ/ш, где с = О, 1, 2, Причем 1 /1 оя ш/ - число старших разрядов и-разрядного кода в соответствующей системе счисления а, необходимых для Формирования ш последовательностей. Преобразователь 2 может быть реа" лизован, например, при а2 по схеме, приведенной на фиг. 3, содержащей два двоичных (и)-разрядных вычитающих счетчика 13 и 14, два двоичных Г-разрядных вычитающих счетчика 15 и 16, два стробируемых дешифратора 17 и 18 двоичного кода в шразрядный единичный последовательный код, (ш+1) КБ-триггеров 19, выходы которых являются выходами преобразователя 2.Счетчик 15 и дешифратор 17 представляют собой распределитель коротких импульсов (длительностью 1/Е, ) с предварительной установкой в нуль, задающей начало импульсов ш последовательностей и их сдвиг друг относительно друга на величину Т/ш, определяемый моментами появления импульсов переполнения счетчика 13, который также предварительно обнуляется сигналом по шине "Запись". Распределитель импульсов на счетчике 16 и дешифраторе 18 с предварительной установкой в состояние, определяемоез 12708 значением 1 старших разрядов преобразуемого п - разрядного кода Я,формирует окончания импульсов ш последовательностей и их сдвиг друг относительно друга на величину Т/ш. 5 Поскольку импульсы переполнения счетчика 14 следуют с тем же периодом Т/ш, но сдвинуты относительно выходных импульсов счетчика 13 на величину Г, определяемую (п- Г) младшими разрядами предварительно записанного в счетчике 14 кода И, то сигналы окончания длительности импульсов ш последовательностей на выходах дешифратора 18, относительно одноименных 15 выходов дешифратора 17, появятся через время С, пропорциональное значению кода Н. Таким образом, К 8-триггеры 19.1, 19.ш формируют т последовательностей ШИС, а КБ-триггер 19 - 2 б (ш+1)-ю последовательность ШИС.ФВЧ 12 суммирует постоянное напряжение с выхода ЦАП 10 и широтно-импульсное - с выхода переключателя 11 с помощью резисторов, величина и тип которых должны быть теми же, что и в сумматоре 5, Конденсатор осуществляет дальнейшее отделение постоянной составляющей от (ш+1)-й последовательности ШИС. 30Способ преобразования кода в постоянный сигнал иллюстрируется работой устройстваПо импульсу записи, поступающему на шину 9, и-разрядный преобразуемый код И, установленный к этому моменту времени на шине 8, записывается в преобразователь 2, а й, следующих за 1 разрядами, младших разрядов кода М записываются в регистр 4 б ЦАП 10, причем Й йп, Преобразователь 2 совместно с генератором 1 формирует временные параметры ш последовательностей ШИС, поступающих с ш его выходов на ш управЛяющих вхо- дов блока переключателей,с ш выходов которого ш последовательностей ШИС с образцовой амплитудой импульсов Е поступают в сумматор 5, на выходе которого напряжение имеет вид, пока-занный на фиг. 2, а. Выходное напряжение сумматора с единичным коэффициентом передачи по каждому входу при отсутствии (ш+1)-й последовательности и в установившемся режиме Б у (фиг. 2, а) имеет постоянную состав.ляющую, равнуюЦ = Ео епг. / " /Т/ш и импульсную составляющую с амплитудой импульсов Е, периодом Т/ш, длительностью импульсовепг. / /Т/щ и средним значением У = ЕТ/шПереключатель 11, управляемый (ш+1) - м выходным сигналом преобразователя 2, формирует (ш+1) последовательность ШИС со следующими параметрами: амплитудой импульсов - Е, периодом Т/ш и длительное.тью импульсовТаким образом (ш+1)-я последовательность ШИС имеет те же временные характеристки, что и импульсная составляющая суммарного сигнала ш последовательностей, совпадает по фазе, но имеет противоположную по" лярность, Операцию отделения постоянной составляющей Ь (ш+1) - й последовательности ШИС осуществляет конденсатор ФВЧ 12, на один вывод которого через резистор с сопротивлением К, поступает (ш+1)-я последовательность ШИС. Другой вывод конденсатора соеди- нен с суммирующей точкой сумматора 5. Поскольку (ш+1)-я последовательность (фиг. 2, б) в итоге должна скомпенсировать импульсную составляющую суммарного сигнала (фиг. 2, а) ш последовательностей, то она суммируется с основными последовательностями с тем же весом К/К, , т.е, сопротивлениеосК, резистора выбирается равным сопротивлению суммирующих резисторов сумматора 5. На фиг. 2,в показан суммарный сигнал (ш+1)-й последовательностей ШИС в установившемся режиме. Однако время преобразования определяется теперь временем установления ФВЧ 12. Для быстрого выведения ФВЧ 12 в установившийся режим выходное напряжение ЦАП 10 подают через резистор с сопротивлением К в точку соединения резистора с сопротивлением К, ч конденсатора, причем К, К. Следовательно, уменьшение времени установления ФВЧ 12 определяется степенью приближения выходного напря. жения Й ) ЦАП 10 (по модулю) к среднему значению на,.ряжения (ш+1) - й последовательности ШИС.Если время установления ФВЧ 12, следовательно, и время преобразования без опорного уровня Цопределяется формулой1270896 Составитель В,СолодоваА.Долинич Техред И.Попович Корректор М.Демчик Редак к оизводственно-полиграфическое предприятие, г. Ужгород,ектная, 4 6594ВНИИПИпо113035 Тираж 816Государственног елам изобретений Москва, Ж, Ра Подйисноекомитета СССРи открытийшская наб д