Патенты с меткой «кода»
Шифратор позиционного кода
Номер патента: 1501275
Опубликовано: 15.08.1989
МПК: H03M 7/00
Метки: кода, позиционного, шифратор
...в устройствах кодирования информации и теледдетрических системах и является усовершенствованием изобретения по авт.св, 11 1311033,Цель изобретения - повышение быстродействия,шифратора.На чертеже представлена функцио Ональная схема шифратора,Шифратор содержит генератортактовых импульсов, элемент И 2,счетчик 3, блок 4 ввода информации,коммутаторы 5 и 6, мультиплексор 7 15и элемент ИЛИ 8.Шифратор работает следующим образом.Первый и второй входы элементаИЛИ 8 соединены с выходами блокаввода информации, соответствующиминаиболее часто встречающимся кодовымкомбинациям, соответствующим нулевому и единичному содержимому счетчика 3,25В исходном состоянии отсутствуютсигналы на входах коммутаторов 5 и 6и элемента ИЖ 1 8, поэтому...
Преобразователь двоичного кода в двоично-десятичный
Номер патента: 1501276
Опубликовано: 15.08.1989
Автор: Бурашов
МПК: H03M 7/12
Метки: двоично-десятичный, двоичного, кода
...счетчиками 14переполнений.Следующий цикл преобразованияаналогичен описанному и отличаетсятем, что выходными разрядами 5-7счетчика 5 задаются области адресовячеек ПЗУ 7, в которых хранятсядвоично-десятичные эквиваленты десятков, сотен, тысяч, десятков тысячсоответствующих разрядов входногодвоичного числа, а также добавлением к сумме числа единиц переноса,появившихся в результате суммирования в предыдущем цикле.В этом случае счетчик 14 работает следующим образом.Сигналом готовности с выхода формирователя 15 триггер 12 устанавливается в единичное состояние и разрешает прохождение тактовых импульсов с входа 2 через элемент И-НЕ 13на вычитающий вход счетчика 14, импульс с выхода обнуления счетчика 14устанавливает триггер 12 в...
Преобразователь двоичного кода в двоично-десятичный
Номер патента: 1501277
Опубликовано: 15.08.1989
Авторы: Джирквелишвили, Евдокимов, Плющ, Притака
МПК: H03M 7/12
Метки: двоично-десятичный, двоичного, кода
...код 010011. Приэтом на информационных выходах шиф"ратора 5 образуется код 100. Общийкод тетрады весом 1 Оз соответствует 1001. На выходе 7 переноса шифратора 5 формируется код 001. Следовательнокод знаковой тетрады весом 1 О соответствует 0001,В результате преобразования надекадах выходов 6 преобраэователяполучают двоично-десятичный дополнительный код 0001 1001 0001 0011,соответствующий двоичному коду1. 1110101001.Формула изобретенияПреобразователь двоичного кода в двоично-десятичный, содержащий группу суммирующих тетрад, каждая из которых состоит из одноразрядных сумматоров, а также группу шифраторов, разрядные выходы которых являются соответственно выходами трех старших разрядов тетрад преобразователя, выход младшего разряда которого...
Реверсивный преобразователь двоично-десятичного кода в двоичный
Номер патента: 1501278
Опубликовано: 15.08.1989
Авторы: Жалковский, Шостак, Шпаков
МПК: H03M 7/12
Метки: двоично-десятичного, двоичный, кода, реверсивный
...2, - 2, осуществляется потенциалом с входа 7 устройства,Коммутаторы 3- 3 предназначеныдля передачи на входы множителя сумматоров 1, - 1значений либо двоично-десятичных (с входа 5 устройства),либо двоичных констант (с входа 6устройства), Управление работой коммутаторов 3, - 3, осуществляется потенциалом с входа 7 преобразователя,1501278 ца передачу двацчцо-десятичцых констант 64 с входа 5 устройства. На каждый из входов 4, - 4 подается по 5шесть двоичных разрядов преобразуемого числа (на вход 4, - самые старшиешесть разрядов на вход 4 - сосед 1 2ние, младшие, шесть разрядов и т.д.).После срабатывания масштабирующихсумматоров 1, - 1на выходе 8 образуется двоичцо-десятичный код преобразованного числа,Формула изобретения5 Допустим, ч го...
Преобразователь последовательного кода в параллельный
Номер патента: 1501282
Опубликовано: 15.08.1989
Автор: Касьян
МПК: H03M 9/00
Метки: кода, параллельный, последовательного
...что сигналы по информационномувходу и П-входу регистра 1 сдвигадолжны быть поданы раньше, чем СИпо синхровходам триггера 2 и регистра 1.В случае низкого уровня на входережима в исходном состоянии на выходе триггера 3 имеется также низкийуровень. Таким образом, прохождениепервого СИ на выход элемента И-НЕ 6заблокировано. Триггер 3 вэводитсяпо спаду инвертированного первогосинхроимпульса, разрешая прохождение СИ на синхровходы три гера 2 ирегистра 1,В регистр 1 сдвига информация записывается по переднему фронту свторого СИ. К этому времени на выходе три гера 2, а значит, и на входе регистра 1 сдвига процессы имеют установившийся характер и записываемая информация является достоверной, По спаду инвертированного СИ триггер 2 записи...
Устройство для формирования сигналов кода морзе
Номер патента: 1506574
Опубликовано: 07.09.1989
Авторы: Гараев, Моргунов, Мулюков, Тарасов
МПК: H04L 15/04
Метки: кода, морзе, сигналов, формирования
...19 сдвига, на выходе которого появится единичный уровень(фиг, 2,е). Одновременно с этим иавсех разрядах четвертого счетчика11 появится единичный уровень, На.выходе третьего элемента И 14 появится единичный уровень (фиг. 2,к),который после инвертирования во втором инверторе 22 закрывает первыйэлемент И 12. Таким образом, формулируется пауза между отдельными знаками длительностью 3. По заднемуфронту импульса с третьего элементаИ 14, после формирования паузы, произойдет прием очередной информациив регистр 19 сдвига и четвертый счетчик 11.В данном устройстве знаки передаются группами по пять знаков, с боЛее длинной паузой между знаками вгруппе. Для осуществления указанногорежима служит третий счетчик 10, последовательность выходных...
Преобразователь кода миллера
Номер патента: 1510092
Опубликовано: 23.09.1989
Авторы: Исаев, Келтуяла, Пономарев
МПК: H03M 5/12
Метки: кода, миллера
...своих входах (фиг,2 с, т, у) .Одновибратор 14 по задним фронтам импульсов вырабатывает импульсы низкого уровня длительностью в один тактовый интервал (фиг2 ф), Мультиплексор 15 по комбинации сигналов на своих адресных входах пропускают сигналы с соответствующего входа на выход: при комбинации 00 - с первого входа, 01 - второго, 10 - третьего и 11 - четвертого.Таким образом, на выходе мультиплексора 15 формируются тактовые импульсы (фиг.2 р).Изобретение позволяет повысить быстродействие преобразователя кода Миллера за счет запоминания логических состояний входного сигнала, следующих за перепадом входного сигнала и совпадающих со значениями входного сигнала, задержанных на четверть тактового периода, и стробирования полученными импульсами...
Декодер кода линии
Номер патента: 1510094
Опубликовано: 23.09.1989
Авторы: Гуреев, Кириллов, Попков
МПК: H03M 5/18, H04L 25/49
...сигнала с каждым единичным символом делитель 21 частоты устанавливается в исходное состояние, чем обеспечивается установка тактового сигнала с определенной фазой по отношению к информационному сигналу (фиг,2 ж, з,и), Для согласования частоты управляемого генератора 17 импульсов с тактовой частотой информационного сигнала используется схема автоматической подстройки частоты местного генератора10094 40 45 50 515по рассогласованию фазы. Сумматор10 по модулю два вьщеляет из информационного сигнала импульсы (фиг.2 л),передние фронты которых связаны сфронтами информационного сигнала.Сумматор 12 выделяет сдвинутые копиитаких же импульсов (фиг,2 м), фронтыкоторых связаны только с фронтамисигнала генератора 17 импульсов, Сигналы с...
Устройство для преобразования непозиционного кода в позиционный код
Номер патента: 1510097
Опубликовано: 23.09.1989
Метки: код, кода, непозиционного, позиционный, преобразования
...40соответственно в блоки 7 и 8.1 суммирования вычетов через -е их входы.Одновременно с этим на первом тактеномер 1 масштаба 8с входа 1 устройства передается в элемент 3 задержки, 45а модулярный код (с(,с(1,) числа,подлежащего масштабированию, поступает в блок 4 вычисления интервального индекса числа, который, реализуяформулу (1), по истечении Т-го тактана своем выходе сформирует машинныйинтервальный индекс 1(А) числа.На (Т+1)-м такте работы устройства,лвеличины 1(А) и 1 выхода блока 4 ивыхода элемента 3 задеРжки подаютсясоответственно на первый и второй адресные входы блока 5 Л, из памяти которого считывается кабо константЧ 1,(1(А),1) компоненты которого опре деляются соотношениями (4) и (5). Прн этом величина Ы с с первого...
Преобразователь последовательного кода в параллельный
Номер патента: 1510099
Опубликовано: 23.09.1989
Авторы: Ивашинников, Ковнир, Ходжаев
МПК: H03M 9/00
Метки: кода, параллельный, последовательного
...4, должна быть ьше или равнатаким образом, бы на выходе формирователя 4 при ичии частоты синхронизации все мя бып установлен потенциал, запрещающий в момент прохождения частоты синхронизации прохождение частоты. генератора 2 с входа элемента И 8 на е 1 о выходы, т.е. формирователь 4 импульсов должен выделять паузу между информационными словами биполярного кода.Таким образом, каждое тридцатидвухразрядное информационное слово, поступающее на шестой информационный вход канала, выставляется на выходе регистра 6 и устанавливается на входе регистра 28. При этом коде слово сопровождается импульсом синхронизации, который поступает с тридцать третьего выхода регистра 6. Передний фронт указанного импульса формируется после установки тридцать...
Устройство для передачи двоичного кода
Номер патента: 1511865
Опубликовано: 30.09.1989
Авторы: Саперов, Трубицын, Цупрев
МПК: H03M 13/05
Метки: двоичного, кода, передачи
...и равного 1/ Ч 2 р, причем Функция синуса для у(С) в этой точке равна нулю. В результате этого в блоках 4 и б происходит поразрядное перемножение ПДК на соответствующие значения коэффициентов базисных функций.При передаче "1" прямые выходы триггеров 3 регистра 2 разрешают прохождение параллельных Б-разрядных кодов с выхода блока 8 через блок перемножителей 4, что соответствует передаче отсчетов функции У (С). Инверсные выходы триггеров блока 30 при этом запрещают прохождение от" счетов У.,(С ) через перемножители блока 6, в результате чего после суммирования в блоке 12 и преобразования суммы в цифроаналоговом преобразователе 13 на выходе блока 14 будет в каждом Т сигнал 5 4число интервалов, на котороеделится 1,.Значения коэффициентов...
Преобразователь двоично-десятичного кода в код семисегментного индикатора
Номер патента: 1515371
Опубликовано: 15.10.1989
Автор: Яранцев
МПК: H03M 7/00
Метки: двоично-десятичного, индикатора, код, кода, семисегментного
...На ВХОД 1" ИндИКара 18 Д.; , ш л первого сегмента,и 1 а Вх д э 1 мснт д И0, упрд ВзясмОГО З-, наго,),и ндпВыходаэп-.мен.а И 10 и -. пает на В,:соды элене,1 В ЛН 12 , 1;, На Выходе элемент ЛИ ,2 1 орм 11 у=ся сигнал для гаше, ия ВтОрг. С.ГМЕ,та ИНдИКатОра 18, л 0Еинап, с 1 с; ров:1 ый на Выходеэп менза 11 Л 1:, подается на Вход 22,щения седьм с семента индикато р . 18,В п)гобрсзВВ геле используется по,1ППОВОДН,;",ОВЬ й С."1 л,ЕГМЕНт Ншй ИНДИКВР С О, Шим В 1 Д и,Преобразователь двоично-десятичного кода В код семисегментного индикатора, содержащий элементы И, первый, второй входы первого элемента И и первые Входы второго - четвертого элементов И являются соответственно первым- пятым входами преобразователя, и индикатор, о т л и ч а ю щ и...
Устройство определения конца блока циклического кода
Номер патента: 1515381
Опубликовано: 15.10.1989
Автор: Слепаков
МПК: H04L 7/04
Метки: блока, кода, конца, циклического
...в данный момент бита. Этот номер поступает в блок 8 памяти. Если на данном бите синдром ненулевой, то соответствующая номеру данного бита область памяти блока 8 памяти обнуляется. Если же на данном бите синдром нулевой, то содержимое соответствующей номеру данного бита области памяти блока 8 памяти считывается в первый счетчик 11, в который с задержкой на время считывания, создаваемой элементом 10 задержки, добавляется единица. При содержимом первого счетчика 11 меньше установленного порога оно по сигналу с второго выхода порогового блока 13 вновь записывается в блок 8 памяти. Таким образом, а блоке 8 памяти для каждого номера бита хранятся сведения о том, в скольких принятых подряд блоках на бите с данным номером...
Преобразователь кода в сопротивление
Номер патента: 1517134
Опубликовано: 23.10.1989
МПК: H03M 1/66
Метки: кода, сопротивление
...пропорциональности зависит откоэффициентов передачи входного усилителя 1 и блока 1 О регулированиятока.Определим значение коэффициентапередачи К, блока 10. Примем напряжение на втором выходе блока 1 О относительно общей шины равным Б . Тогдаток через образцовый резистор 15 равен 1, = Б/К,поскольку на операционном усилителе 12 выполнен повторитель напряжения и его выходное на 5 157 пряжение равно 1 Б . Ток через образцо- ВЫЙ РЕЗИСтор 14 раВЕН 114= 1 б /К 14 иф В СИЛУ раВенСтВа 1 = 11 в поЛучИм К 10= 1/Бв= -К 1/К 14. ПОскОльку потенциал общей шины относительно шинынулевого потенциала равен потенциалу Б второй выходной шины 18, тоК 1 д К 1 в. = . --- 1 (11 - . )- - 116 16 К 14 вх 1 2 К въ 1 ОНаличие в блоке 10 регулирования тока...
Преобразователь последовательного кода в параллельный
Номер патента: 1517135
Опубликовано: 23.10.1989
Авторы: Васильев, Кузьменко, Ярмухаметов
МПК: H03M 7/00
Метки: кода, параллельный, последовательного
...чем информационный импульс на входе 15, Триггер 2 устанавливается первым и запускает счетчик 6 и дешифратор 14, К моменту появления синхроимпульса на первом выходе дешифратора 14 триггер 1 не установлен, поэтому в триггер 13 заносится нулевое значение, котороепо синхроимпульсу второго выхода дешифратора 14 записывается в регистр8 сдвига, а значение счетчика 9увеличивается на "+1",Таким образом, прц поступлениииз канала связи нулевого бита информации в регистр 8 сдвига записывается нулевое значение, Синхроимпульсом с третьего выхода дешифратора14 сбрасываются триггеры 1,. 2, 13и счетчик 6, подготавливая преобразователь к приему следующего бита информации,После приема десяти бит информации на выходе счетчика 9 появляется управляющий...
Преобразователь последовательного кода в параллельный
Номер патента: 1517136
Опубликовано: 23.10.1989
Авторы: Герасичкин, Домнин, Пузеев
МПК: H03M 7/00
Метки: кода, параллельный, последовательного
...7, а также поступает на П в выхо триггеров 4 и 8,которые по синхросигналам от генератора 1, формирующего сигнала типа меандр с периодом следования импульсов не более 2/3 Тс, устанавливаются в единичное состояние, Так как выходы триггеров 4 и 8 соединены с Б-входом триггера 6 через элемент И 5,то срабатывание хотя бы одного из триггеров 8 и 4 обеспечивает сохранение исходного единичного состояния триггера 6.Появившийся на втором информационном входе 10 сигнал вслед за сигналом на первом входе 9 не может вывести триггер 6 из исходного единичного состояния, так как на приоритетный вход (Я-вход) триггера 6 воздействует сигнал с выхода элемента И 5.Если первым появляется сигнал на втором входе 10, то он устанавливает триггер 6 в нулевое...
Преобразователь цифрового кода в частоту
Номер патента: 1520663
Опубликовано: 07.11.1989
Авторы: Демуришвили, Орагвелидзе
МПК: H03M 1/86
Метки: кода, цифрового, частоту
...частоту в ди1520663 Составитель В, ВойтовТехред Л. Сердюкова Корректор Т, Малец едактор И. Шмак Заказ 6769/57 Тираж 884 ВНИИПИ Государственного комитета по изобретениям 113035, Москва, Ж, Раушская нПодписное.открытиям при ГКНТ СССР., д. 4/5 Ъ комбинат "Патент", г. Ужгород, ул. Гагар зводственно-издат нпя относительно частоты смещения.На второй суммирующий вход цифрового сумматора 3 по шине 9 подаетсяВходной код И, определяющий смещение диапазона выходных частот преобразователя. Этот же код подается навторой преобразователь 5 (код - напряжение. На выходе :цифрового сумматора 3 Формируется код.2 И+ И - Иф 10который, содержит информацию цепиотрицательной обратной связи, таккак его можно представить как И ++ И) - И 1 является...
Преобразователь двухдекадного двоично десятичного кода в двоичный
Номер патента: 1520666
Опубликовано: 07.11.1989
МПК: H03M 7/12
Метки: двоично, двоичный, двухдекадного, десятичного, кода
...указанных двоичныхкодов соответствует суммированиюдесятичных чисел А, В и С, таких,что А=а,+2 Я+4 О+ЗЬ+16 Ь;В=2 Ь,+4 Ь,+8 Ь,+16 Ь,+32 Ь,+64 Ь (3) 45 С=2 а 4 После несложных преобразований,с учетом выражений (1)-(3), получаютсредственно на выход 9 преобразователя. Далее, поскольку код 00000 а 0 вовсех разрядах, кроме второго, со-.держит нули, то его суммирование суказанными кодами можно выполнить,подав сигнал а на вход переноса сумматора 16. Величины 1 и Яполучаются при помощи сумматора 17. На выходесумматора 16 сигнал переноса не возникает при любых входных двоично-десятичных кодах. Поэтому для полученияв соответствии с выражениями (2) сигналов Я ивозможно использоватьсвободные третий и четвертый разрядымикросхемы четырехразрядного...
Устройство для преобразования последовательного кода в параллельный
Номер патента: 1520668
Опубликовано: 07.11.1989
Автор: Демьянов
МПК: H03M 9/00
Метки: кода, параллельный, последовательного, преобразования
...находящиеся на входах регистра 2, переписываются навыходы, и на выходах 6 и 7 появляется код "00", свидетельствующий о правильном приеме информации,Если в процессе сдвига "1" предварительно записанной в первый разрядрегистра 1 сдвига, в последнем происходит сбой типа лишний сдвигто "1" перемещается с (п+1)-го разряда регистра 1 сдвига в (и+2)-йразряд. При этом сигнал "1", появившийся в (и+2)-и разряде, через элемент ИЛИ-НЕ 5 запрещает дальнейшеепрохождение тактовых импульсов на регистр 1 сдвига. Состояние "1" вформула изоб ретенияУстройство для преобразования последовательного кода в параллельныйсодержащее первый регистр сдвига,информационный вход которого являетсяинформационным входом устройства,второй регистр сдвига, первый и...
Декодер сверточного кода
Номер патента: 1520669
Опубликовано: 07.11.1989
МПК: H03M 13/23
Метки: декодер, кода, сверточного
...в третьей - третий. После того, как в первой ячейке сегмента 1 Н регистра 10 окажется знак первого отрезка, на последовательном выходе регистра О формируется импульс, поступающий на один из входов второго элемента И 12. С приходом на второй его вход импульса с частотой Гтг /3, поступавшего от генератора 4, на выходе элемента И 12 формируется импульс, который является считывающим для сегмента 1 К, 2 С и ЗН в регистре 10. В этот момент в сегменте 1 К находятся два знака конца первого отрезка, в сегменте 2 С - два знака сере 1520669дины второго, в сегменте ЗК - два знака конца третьего отрезка. Эти знаки считываются в компараторы 20 акали- затора 14 текущего индекса декодиро 5 ;вания, где происходит их сравнение между собой по...
Шифратор позиционного кода
Номер патента: 1520671
Опубликовано: 07.11.1989
Автор: Герасимов
МПК: H04M 7/04
Метки: кода, позиционного, шифратор
...кода, идентичное в данный момент времени значению позиционного кода всчетчике 4, Инверсный вход- считывания (не показан) блока 1 О также заземлен, поэтому на выходах блока 10имеется значение позиционного кодасогласно заданным блоком 10 и регистром 9 адресам соответственно строкии столбца, Число разрядов в регистре9 равно числу разрядов в счетчике 4Дешифратор 11 при появлении разрешающего сигнала на управляющем входепреобразует значение позиционного кода в соответствующее значение унитарного кода, подаваемое на первые входы блока 8, с вторых входов которогоеще не снято исходное значение унитарного кода блока 7. Задержка вэлементе 1 рассчитана на время завершения переходных процессов в цепиблок 5 - регистр 9 - блок 12.При равенстве...
Преобразователь двоичного кода в двоично-десятичный
Номер патента: 1522411
Опубликовано: 15.11.1989
Автор: Веселко
МПК: H03M 7/12
Метки: двоично-десятичный, двоичного, кода
...кода, Таким об 35 разом происходит первый цикл преобразования двоичного кода в двоичнодесятичный, С приходом следующего импульса, соответствующего появлению кода на выходах регистра 2 двоичного кода, весь цикл повторяется, Параметры генератора 1 выбираются таким образом, чтобы весь цикл преобразования двоичного кода в двоичнодесятичный происходил за меньшеевремя, чем период следования импульсов установки кода, т,е. с каждым новым импульсом установки кода на выходе регистра 2 двоичного кода подается команда на новое преобразование,Формула из о бр ет ения Преобразователь двоичного кода вдвоично-десятичный, содержащий регистр двоичного кода, генератор тактовых импульсов, двоичный и двоичнодесятичный счетчики, два элемента НЕ,первый...
Преобразователь последовательного знакоразрядного кода в параллельный дополнительный код
Номер патента: 1522412
Опубликовано: 15.11.1989
Авторы: Леурдо, Поваренко, Черная
МПК: H03M 9/00
Метки: дополнительный, знакоразрядного, код, кода, параллельный, последовательного
...на первом, втором, третьеми четвертом выходах блока 1.Пусть в исходном состоянии все выходы счетчика 1 находятся в единичном Осостоянии,По фронту первого тактового импульса, поступающего на тактовый вход 9устройства, на информационные входы 6 и 7 устройства одновременно поступает единица - признак начала числа А, На выходе элемента ИЛИ-НЕ 2 устанавливается нуль, который поступаетна вход разрешения счета счетчика 1;на выходе элемента И 3 устанавливается единица, на выходе элемента ИЛИ-НЕ4 - нуль, который поступает на входразрешения записи счетчика 1, на входвыбора направления счета которого поступает единица с информационного 25входа 6 преобразователя. С приходомфронта первого тактового импульса навход синхронизации счетчика 1 с...
Устройство для декодирования манчестерского кода
Номер патента: 1524181
Опубликовано: 23.11.1989
Авторы: Алексеенко, Алмаев, Ващилин, Долгих, Смоленская
Метки: декодирования, кода, манчестерского
...и = Т Г (четное число).йПри этом должны соблюдаться соотношения 1, 2, 3. Первый выход сдвигового регистра 12 является выходомразряда 0,5 д второй выход - выходом последнего разряда, т.е. врассматриваемых примерах п 2 = 8,Окончание операции декодированияинформационного сообщения фиксируетя установкой высокого логического 40уровня на втором выходе сдвиговогорегистра 12, что приводит к срабатыванию инвертора 14, на выходе которого устанавливается сигнал низкого логического уровня, сбрасывающийтриггер Ь. Сброс триггера 6 переводит устройство в исходное состояние, Таким образом, во время декодирования информационного сообщения1все время установлен сигнал Несущая", инициирующий наличие входногокода,При ситуации "Обнаружение...
Сумматор n-разрядного единичного кода
Номер патента: 1524183
Опубликовано: 23.11.1989
Авторы: Ким, Серков, Солодухин, Федоров
МПК: H03M 7/00
Метки: n-разрядного, единичного, кода, сумматор
...ш и и-ш входных шинподаются коды из логических единици нулей, причем логические "1" сгруппированы без пропусков на первыхшинах а логические О - на последВ 30них шинах,При наличии на входах ячейки 3двух логических "О" или двух логических на обоих выходах этойячейки присутствуют одинаковые соответствующие сигналы нули или единицы).Если на одном из входов ячейки 3присутствует логическая 1", а надругом входе этой же ячейки логический "О", то на первом выходе логи 1 1ческая 1, а на втором логический"О", т.е. логические , проходячерез ячейку 3, смещаются в сторонуее первого выхода. Аналогично припрохождении через преобразователии 2 кодов логические "1" группируютсяна их первых выходах, В результате навыходных шинах преобразователя...
Устройство для преобразования количества единиц двоичного кода в код по модулю к
Номер патента: 1527714
Опубликовано: 07.12.1989
Автор: Музыченко
МПК: H03M 7/20
Метки: двоичного, единиц, код, кода, количества, модулю, преобразования
...порогового блока 5 с порогом А = С К. Для случая К = 13блок 6 содержит элемент ЗАПРЕТ 17.Запоминающий блок 7 служит дляорганизации режима накопления и можетбыть выполнен, например, на двух реги 5 15277 страх памяти, причем информационные входы блока 7 соединены с информационными входами первого регистра памяти, информационные выходы которого соединены с информационными входами второго регистра памяти, выходами которого являются выходы блока 7, вход разрешения записи первого регистра памяти, чвляющийся тактовым входом блока, соединен с входом инвертора, выход которого соединен с входом разрешения записи второго регистра памяти. Блок 7 может быть выполнен и на одном регистре памяти, информационные входы которого являются входами блока...
Устройство для контроля кода на четность
Номер патента: 1529224
Опубликовано: 15.12.1989
Авторы: Животовский, Мамедов
МПК: G06F 11/10
Метки: кода, четность
...кода Фибоначчи. В каждом такте содержимое первого и третьего триггеровгруппы 9 суммируется по модулю двав суьиаторе 7 и результат сумща заносится в первый триггер группы 9,Таким образом, определяется четностьили нечетность весового коэффициентатекущего разряда кода. Перед последукицим тактом происходит перезапись содержимого триггеров группы 9, Так,содержимое первого триггера переписывается во второй, а второго - втретий, Результат суммы по модулюдва в предыдущем такте принимаетсяпервым триггердм группы 9, т.е, выполняется рекуррентное соотношениеЕр=Е (3.-Т)9 Е (х-р),где О+ - знак суммй по модулю два;Е( ) - признак четности или нечетности 5.-го разряда кода, Посколькумладший разряд кода содержит нуль,то на третьем входе элемента И...
Преобразователь двоичного кода в двоично-десятично шестидесятиричный код
Номер патента: 1529457
Опубликовано: 15.12.1989
Авторы: Ежиков, Майков, Шамсутдинов
МПК: H03M 7/12
Метки: двоично-десятично, двоичного, код, кода, шестидесятиричный
...поступа.ют на синхровходы тетрад (триад, диад) 8-14 регистра. По импульсу округления, совпадающему с первым тактовым импульсом, подаваемому на вторыевходы элементов ИЛИ 15-21, осуществляется запись в регистр сдвинуто/го в сторону младших разрядов числа д(0,1,1)= 2 " при наличии нуляна информационном входе. При наличиина информационном входе единицы происходит сдвиг числа с в сторонумладших разрядов суммирование со 180и запись в регистр.Сдвиг числа д(0,1,) осуществляется схемно, путем соединения:1) выходов тетрад 10- 12 единицминут, единиц градусов, единиц секунд и триады 14 десятков секунд свесами "2" с первыми входами элементовИЛИ 15-18 соответственно, выходы которых соединены с входами сумматоров 3, 5, 7, 6 с весом "1",2) выхода...
Кодер балансного кода 3b2q
Номер патента: 1531223
Опубликовано: 23.12.1989
Авторы: Вайс, Каплунов, Котиков, Черный
МПК: H03M 5/18
Метки: балансного, кода, кодер
...пять значений ЦС (-2, -1, О, +1, +2). Для их представления используются три двоичных сигнала 2 2 , Е з (табл.1). Причем между сигналами 2 Е и Е на выходах блока 7 счетчика цифровой суммы в кодовой группе и значениями ЦС в кодовой группе имеет место следующее соответствие: ЕЕ 2 ЦС 0 1 1 -2 0 1 0 -1 0 0 0 о .0 0 1 +1 1 0 1 +2Представленные таким образом в двоичном виде значения ЦС в кодовой группе поступают на первую группу входов блока 8 контроля цифровой суммы на границах кодовых групп, на другую группу входов которых поступают сигналы ЕГ с выходов блока 9 памяти. В блоке 8 осуществляется сложение накопленных в сигнале значе ний ЦС (сигналы ЕГ на выходе блока памяти 9) и значений ЦС в поступившей кодовой группе (сигналы 2 Е, 2 )....
Преобразователь последовательного кода в параллельный
Номер патента: 1531225
Опубликовано: 23.12.1989
Авторы: Кузьменко, Рябова, Ярмухаметов
МПК: H03M 7/00
Метки: кода, параллельный, последовательного
...импульса на входе 8. Этот импульс поступает на вход расширителя 4 импульсов. На выходе расширителя 4 импульсов появляет- О ся расширенный импульс длительностьюкоторый поступает на информационный вход регистра 1 сдвига. После окончания информационного импульса на входе 7 появляется информационный импульс на входе 8, который поступает на управляющий вход регистра 1 сдвига и на счетный вход счетчика 3.При этом по переднему Фронту импульса второй последовательности в регистр 1 сдвига записывается сформированное к этому времени единичное значение информации с выхода расширителя 4 импульсов, а значение счетчика 3 увеличивается на единицу.25При поступлении из канала связи нулевого бита информации информационный импульс на входе 8...