Устройство для вычисления направляющих косинусов вектора в пространстве

(19) (1 6 Р 7/54 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТЖ НИЯ ;:.,ПИСДН Е ИЗОБРЕ СВИДЕТЕЛЬСТВ ТОРСН(21) 3485752/18-24+ 1)-го и+ 5)-го итерацион- (22) 17.08,82 ных блоков, выход сдвигателя перво(4 б) 30.08,85. 24 го и пятого итерационных блоков сое- (72) Л.А.Грабо А;В.Курбатов . динены с первыми информационными и И,И.Лазарев входами первых сумматоров-вычитате- (71) Научно-исследовательский вы- лей соответственно четвертого и восьчислительный центр АН СССР . мого итерационных блоков, выход зна- (53) .681.325(088.8) ка первого сумматора-вычитателя ко-" (5 б) 1; Авторское свидетельство СССР торых соединен с информационным вхо- В 832555, кл, 6 Об Р 7/548, 1981. дом,второго преобразователя прямого.2. Авторское свидетельство СССР кода в дополнительный соответствен- В 813421, кл. С 06 Р 7/548, 1981 но второго и шестого итерационных (прототип). блоков, выход знака первого сумматора-вычитателя первого и пятого ите- (54)(57) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ рационных блоков соединен с информа- НАПРАВЛЯИЩИХ КОСИНУСОВ ВЕКТОРА В ПРО- ционным входом первого преобразова- СТРАНСТВЕ, содержащее восемь итера- теля прямого кода в дополнительный ционных блоков, причем каждый итера- соответственно третьего, четвертого, ционный блок содержит три суммато- : . седьмого и восьмого итерационных ра-вычитателя, о т л и ч а ю щ е е - блоков, выход знака первого суммас я тем, что, с целью расширениятора-вычитателя второго и шестого области применения за счет возмож- итерационных блоков соединен с ин; ности дополнительного вычисления формационным входом второго преобранаправляющих косинусов вектора в зователя прямого кода в дополнительчетырехмерном пространстве, в каждый ный соответственно четвертого и восьитерационный блок введены группа мого итерационных блоков, выход знаэлементов ИЛИ, регистр, три преобра- ка первого сумматора-вычитателя козователя прямого кода в дополнитель- торых соединен с информационным вхоный и сдвигатель, первый информа- . дом второго преобразователя прямого ционный вход первого сумматора-вы- . кода в дополнительный соответственчитателя -го и (1 + 4)-го (1 = но третьего и седьмого итерационных1, 2, 3)итерационных блоков сое- , блоков, выход знака первого суммато динены с выходами сдвигателя соот- ра-вычитателя которых соединен с инветственно (:. + 1)-го и (1 + 5)-го . формационным входом второго преобитерационных блоков, информационный разователя прямого кода в дополни- вход первого преобразователя прямого тельный соответственно первого и пякода в дополнительный )-го и (1 + того итерационных блоков, первые вхо" + 4)-го= 1, 2) итерационных бло-ды элементов ИЛИ группы К-го (К = 1, ков соединены с выходом первого сум, 3, 4, 5) итерационного блока соематора"вычитателя соответственно динены с К-м информационным входом Бюл. Ввецкий,1164700 устройства, выход первого сумматоравычитателя 1-го (= 5, 6, 7, 8) итерационного блока соединен с ( 1 -4)-и выходом устройства, управляющие входы с первого по третий сумма.торов-вычитателей всех итерационных блоков соединены с соответствующими входами задания режима устройства, управляющие входы третьего, первого и второго преобразователей прямого кода в дополнительный второго, четвертого, шестого и восьмого итерационных блоков соединены с выходом знака первого сумматора-вычитателя соответственно второго, третьего и четвертого итерационного блока, управляниций вход третьего преобразователя прямого кода в дополнительный первого, третьего, пятого и седьмого итерационных блоков соединен с выходом знака первого сумматора-вычитателя четвертого итерационного блока, управляющий вход первого преобразователя прямого кода в дополнительный первого и пятого итерационных блоков соединены с выходом знака первого сумматора-вычитателя третьего итерационного блока, управляющий вход второго преобразователя прямого кода в дополнительный первого и пятого итерационных блоков и управляющий вход первого преобразователя прямого кода в дополнительный третьего и седьмого итерационных блоков соединены с выходом знака первого сум иатора-вычитателя второго итерационного блока, выход знака первого сумматора-вычитателя третьего итерационного блока соединен с управляющим входом второго преобразователя прямого кода в дополнительный треть. его и седьмого итерационных блоков, выход знака первого сумматора-вычиИзобретение относится к цифровой вычислительной технике и может быть использовано в быстродействующихпроцессорах и специализированных вычислительных устройствах.Известноустройство для вычисления тригонометрических Функций, со тателя четвертого итерационного бло 1ка соединен с управляющим входом второго преобразователя прямого кода вдополнительный второго, четвертого,шестого и восьмого итерационных блоков, управляющий вход сдвигателяитерационных блоков с первого почетвертый соединен с первым входомсдвига устройства, первый вход за;писи которого соединен с входамизаписи сдвигателя и регистра итерационных блоков с первого по четвертый, входы записи регистра, сдвигателя и управляющий вход сдвигателяитерационных блоков с пятого по восьмой соединены соответственно с вторым входом записи и вторым входомсдвига устройства, причем в каждомитерационном блоке вторые входы элементов ИЛИ группы соединены с выходом знака первого сумматора-вычитателя, выходы элементов ИЛИ группысоединены с информационным входомрегистра выход которого соединенс вторым информационным входом первого сумматора-вычитателя, выход знака первого сумматора-вычитателя соединен .с информационным входомтретьего преобразователя прямого кода в дополнительный, .выход которогосоединен с первым информационнымвходом второго сумматора-вычитателя, второй информационный вход и выхо,"1 которого соединены соответственно с выходом первого преобразователя прямого кода в дополнительныйи первым информационным входомтретьего сумматора-вычитателя, второй информационный вход и выход которого соединены соответственно свыходом второго преобразователя прямого .кода в дополнительный и информационным входом сдвигателя. держащее сумматоры-вычитатели, регистры, сдвигатели, групйы элементов И и ИЛИ и реализующее известныйалгоритм Волдера 11 . Недостатком известного устройства является невозможность его ис11643пользования для вычисления функции в четырехмерном пространствеНаиболее близким к предлагаемому является устройство для реализации .алгоритма Волдера, содержащее Ь 5 последовательно соединенных итерационных блоков, каждый из, которьм содержит три сумматора-вычитателя .и коммутатор И .Недостатком известного устройст О ва являются ограниченные возможности, так как устройство не позволяет вычислять направлякицие косинусы вектора в четырехмерном пространстве.Цель изобретения - расширение об ласти применения за счет вазможности дополнительного вычисления направ" ляющих косинусов вектора в четырехмерном евклидовом пространстве,.Поставленная цель достигается 20 тем, что в устройство для вычисления направляющих косинусов векторов в пространстве, содержащее восемь итерационных блоков, причем каждый итерационный блок содержит три суммато-. 25 ра-вычитателя, в каждый итерационный блок дополнительно введены группа элементов ИЛИ, регистр, три преобразователя прямого кода в дополнитель нйй и сдвигатель, первый информационный вход первого сумматора-вычислителя д-го и (д + 4)-го (3. = 1, 2, Э) итерационных блоков соединены с выходами сдвигателя соответственно ( +. . + 1)го и (ь. + 5)-го итерационных блоков, информационный вход первого преобразователя прямого кода в дополнительный 3-го и (1 + 4)-го (3 =1,2) итерационных блоков соединены с выходом первого сумматора"вычитателя соответственно (3 + 1)-го и ( + + 5)-го итерационных блоков, выход сдвигателя .первого и пятого итерационных блоков соединены с первыми инфор- мационными входами первых сумматоров вычитателей соответственно четверто го и восьмого итерационных блоков, выход знака первого сумматора-вычи-тателя которых соединен с информационными входом второго преобразователя прямого кода в дополнительный соответственно второго и шестого итерационных блоков, выход знака первого. сумматора-вычитателя первого и пятого итерационных блоков соединен с 55 информационным входом первого преобразователя прямого кода в дополнительный соответственно третьего,7 ОО 4четвертого, седьмого и восьмого ите"рационных блоков,выход знака перво"го сумматора-вычитателя второго ишестого итерационных блоков соединенс информационным входом второго преобразователя прямого кода в дополнительный соответственно четвертогои восьмого итерационных блоков, выход знака первого сумматора-вычита.теля которьм соединен с информационным входом второго преобразователяпрямого кода в дополнительный соответственно третьего и седьмого итерационных блоков, выход первого сумматора-вычитателя которых соединенс информационным входом второгопреобразователя прямого кода в допог-,1нительный соответственно первого и .пятого итерационных блоков, первыевходы элементов ИЛИ группы К-го(К = 1, 2, 3,. 4, 5) итерационногоблока соединены с К-м информационнымвходом устройства, выход первогосумматора-вычитателя 8.-го ( Я = 5; 6,7, 8) итерационного блока соединенс. (1 - 4)-м выходом устройства,управляющие входы с первого по третий сумматоров-вьиитателей,всехитерационных блоков соединены с соответствующими входами задания режима устройства, управляющие входытретьего, первого и второго преобразователей прямого кода в дополнительный второго, четвертого, шестого и восьмого итерационных блоковсоединены с выходом знака первогосумматора-вычитателя соответственновторого, третьего и четвертого итерационного блока, управляющий входтретьего преобразователя прямогокода в дополнительный первого,третьего, пятого и седьмого итерационньм блоков соединен с выходомзнака первого сумматора-вычитателячетвертого итерационного блока, управляющий вход первого преобразователя прямого кода,в дополнительныйпервого и пятого итерационных блоков соединены с выходом знака первого сумматора-вычитателя третьегоитерационного блока, управляющийвход второго преобразрвателя прямого кода в дополнительный первогои пятого итерационных блоков иуправляющий вход первого преобразователя прямого кода в дополнитель-,ный третьего и седьмого итерационных блоков соединены с выходом зна 1164700ка первого сумматора-вычитателя второго итерационного блока, выход знака первого сумматора-вычитателя третьего итерационного блока соединен с управляющим входом второго преобразователя лрямого кода в дополнительный .третьего и седьмого итерационных блокоВ, выход знака первого сумматора-вычитателя четвер того итерационного блока соединен с управляющим входом второго преобразователя прямого кода в дополнительный второго, четвертого, шестого и восьмого итерационных блоков, 15 управляющий вход сдвигателя итерационных блоков с первого по четвертый соединен с первым входом сдвига устройства, первый вход записи которого соединен с Рходами записи сдви гателя и регистра итерационных блоков с первого по четвертый, входы записи регистра, сдвигателя и управ. - ляющий вход сдвигателя итерационных блоков с пятого по восьмой соединены соответственно с вторым входом записи и вторым входом сдвига устройства, причем в каждом итерационном блоке вторые входы элементов ИЛИ группы соединены с выходом знака пер вого сумматора-вычитателя, выходы элементов ИЛИ группы соединены с информационным входом регистра, выход которого соединен с вторым информационным входом первого сумматора-вы" читателя, выход знака первого сумма. тора-вычитателя соединен с информационным входом третьего преобразователя прямого кода в дополнительный, выход которого соединен с первым ин формационным входом второго сумматора-вычитателя, второй информационный вход и выход которого соединены соответственно с выходом первого преобразователя прямого кода в дополнитель- ц ный и первым информационным входом третьего сумматора-вычитателя, второй информационный вход и выход которого, соединены соответственно с выходом второго преобразователя прямого кода 0 в дополнительный и информационным входом сдвигателя.На фиг. 1 представлена блок-схема устройства, информационные связм, на фиг. 2 - то же, управляющие связи,5 на фиг. 3 - блок-схема итерационного блока.Устройство для вычисления направляющих косинусов содержит итерационные блоки 1 -16, информационные входы 2-6, выходы устройства 7-10, выходы 11 и 12 блоков 1, информационные входы 13-16 блоков 1, управляющие входы 17-24 блоков 1, управляющие входы 25-28 устройства.Каждый итерационный блок содержит (фиг. 3) группу 29 элементов ИЛИ, регистр 30, сумматор-вычитатель 3 1, преобразователи прямого кода в дополнительный 32 и 33, сумматор-вычитатель 34, преобразователь прямого кода в дополнительный 35, сумматор-вычитатель 36 и сдвигатель 37.Работа устройства для реализации указанной функции основывается на представлении произвольного кватерниона в . виде произведения базисных кватернионов, Элементы разложения таковы, что выполнение умножения на любой из них сводится к вычислению сумм и разностей чисел, а также выполнению деления на 2(где ш целое),Пусть задан набор. чисел а ,Ь с , Й, можно считать, что эти.числа определяют кватернионС.=" о С.+(1)",где х 1 с - кватернионные единицы,удовлетворяющие тождествам Р2 - 1- ЦУмножение кватернионов производится аналогично усножению комплексных чисел с учетом тождеств для кватернионных единиц. Аналогично комплексным числам определяется модуль кватерниова111=Я " 4 аъ;с, , д; . (2) Для умножения уватернионов характерно .свойство сохранения модуляИЛ 1-.ИЛ, ЛЛЛ. М 1 ч,1Множество кватернионов Т с координат"ным прЕдставлением1 Я,Я 7,)=+г Я, +,+,Ц 4) где ,=+1,=+1, ,=+1, имеет особое свойство, заключающее" ся в том, что умножениелюбого кватерниона на кватернион С 6 Т сводится к выполнению операций алгебраического сложения чисел со знаками иделению на 2 , которое выполняется сдвигом вправо на ш разрядов двоичных кодов чисел,12 1154790 Плюс 17 2 21 21 ц)1 инусфф Ми 2 устройства приводит к запоминанию этих кодов через второй вход. группы элементов ИЛИ 29 на регистре ЗО в блоках 11-1 1. С этого момента начинается отсчет времени работы устрой ства. Спустя время .= 4сигналы на входах 25 и 27 устройства действуют одновременно. Это приводит к тому, что на регистрах 30 блоков 1 -1 1 перезаписывается значение а ,10Ьо,:с, Й, на выходах 12 этих блоков формируется значение вида 2 (10 Ь +20 с +30 й) для второго блока, т.е. полностьюотрабатывается нулевая итерация, а .15 на регистре 30 блока 1 запоминает-. ся константа оВ дальнейшем блоки устройства работают параллельно и каждая итера. ция может быть условно разбита на Ю два этапа: в первом происходит распространение кодов через комбинационные элементы 29, 31-36, а во втором - запоминание и сдвиг промежуточных значений на регистре 30 и 25 сдвигателе 37. Сигналы на входах 25 и 27 устройства действуют одновременно, На управляющем. входе 26 уст- . ройства на и-й итерации присутствует код ш = ш(п), а на входе 28 - код шш(п - 1), Таким образом, в результате п-й итерации на регистрах 30 блоков 1 -1 запоминаются значения ац, Ь, ся, 6, а блоков 1-1 значе п., Рд.13 и- -1К моменту времени й Й, + йц на выходах 11 блоков 1,. 16, 1 т, 1 устанавливаются значения Ж и, /м,1 3 1 , Подача сигналов на управляюцие входы 25 и 27 прекращается, на выходах 7, 8, 9 и 10 устройства присутствуют значения Ж К, 3 , 11 5 якоторые и являются искомыми величинами - направлявзцимикосинусами вектора в пространстве.ЭФфективность предлагаемого устройства состоит в существенном уменьшении времени вычисления в целом .классе задач, возможности создания диалоговых средств взаимодействия в .человеко-машинных системах, а следовательно, ускорения времени решения проблемю, повышении качества и достоверности. решенияР