Вычислительное устройство

, СОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 09) И) фа) С 06 Р 7/544 РЕТЕНИЯТВУ ТО ОЬУ СВИД(прототип) В 24 Е.И.Ду В.В.Вл имиро 88.8)кое свидС 06 ГСистеманавигац1966,етельство ССС /38, 1981. ДИВИК для реонных задач, - У 18, с. 30-3 о,егистГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРГ 1 О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЬПИЙ ОПИСАНИЕ(54)(57) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее первый. второй и третий сдвиговые регистры, первый, второй, .третий и четвертый коммутаторы, семь сумматоров-вычитателей, причем выходы младших разрядов.первог . второго и третьего сдвиговых р ров соединены с первыми входами операндов соответственно первого,второго и третьего сумматоров-вычи.тателей, вторые входы операндов которых соединены с выходами соответственно первого, третьего коммутаторов и входом угловых значений устройства, разрядные выходы первого и второго сдвиговых регистров соединены с информационными входами соответствен но первого, второго и третьего, четвертого коммутаторов, выходы первого и второго сумматоров-вычитателей сое динены с первыми входами операндов соответственно четвертого и пятого сумматоров-вычитателей, вторые вхо-. ды операндов которых соединены с вы" .ходами соответственно третьего и первого коммутаторов, выходы четвертого и второго коммутаторов соединены с первыми входами операндов соответственно шестого и седьмого сумматоров-вычитателей, выходы которыхсоединены с информационными входамисоответственно первого и второгосдвиговых региетров, выход третьегосумматора-вычитателя соединен с информационным входом третьего сдвигового регистра, выходы четвертого ипятого сумматоров-вычнтателей соединены с вторыми входами операндовсоответственно шестого и седьмогосумматоров-вычитателей, о т л и -ч а ю щ е е с я тем, что, с цельюрасширения функциональных возможностей за счет умножения и деления координат на произвольные коэффициенты,. устройство содержит сдвиговыерегистры с четвертого по седьмой,пятый, шестой и седьмой коммутаторы,первый, второй и третий .сумматоры,вычитатели с первого по четвертый,элемент задержки и блок управления,причем блок управления содержит дешифратор, генератор тактовых импульсов, двоичный счетчик, элемент 2-. 2 И-ИЛИ-НЕ, элемент 2-2 И-ИЛИ,элемент ИСКЛЮЧАМЩЕЕ ИЛИ, первый и второй элементы,И, элемент НЕ, причем первыйвыход дешифратора соединен с первыми вторым входами элемента 2-2 И-ИЛИ-НЕи с первыми входами первого элемента И и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй выход дешифратора соединен стретьим входом элемента 2-2 И-ИЛИ-НЕ,выход которого соединен с вторымвходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с вторым входом первого элемента И и входом116элемента НЕ, третий выход дешифратора соединен с четвертым входом элемента 2-2 И-ИЛИ-НЕ, четвертый выход дешифратора соединен с первым входом второго элемента И, второй вход которого соединен с выходом первого элемента И, выход элемента НЕ соединен с выходом второго элемента И,. выход генератора тактовых импульсов соединен со счетным входом двоичного счетчика, первый вход элемента 2-2 И-ИЛИ соединен с информационным выходом третьего сумматора-вычитателя, второй вход элемента 2-2 И-ИЛИ соединен с информационным выходом седьмого сумматора-вычитателя, первый вход дешифра" тора соединен с выходом четвертого вычитателя, второй вход дешифратора соединен с выходом третьего вычитателя устройства, третий вход дешифратора соединен с выходом третьего сумматора, выходы разрядов двоичного счетчика соединены с управляющими входами первого, второго, третьего, четвертого и седьмого коммутаторов, четвертый выход дешифратора соединен с управляющими входами третьего, четвертого и пятого сумматоров-вычитателей, выход второго элемента И соединен с управляющими входами шестого и седьмого сумматоров-вычитателей, выход первого элемента И соединен с управляющими входами первого и второго сумматоров-вычитателей и пятого и шестого коммутаторов, причем третий вход и четвертый инверсный вход эле 4696мейта 2-2 И-ИЛИ соединены с входамивыбора операций устройства, причемвыходы младших разрядов четвертого,пятого, и шестого сдвиговых регистровсоединены соответственно с первым,вторым и третьим входами пятого коммутатора, разрядные выходы четверто"го, пятого и шестого сдвиговых регистров соединены соответственно спервым, вторым и третьим информационными входами шестого коммутатора,выход шестого коммутатора соединенс информационным входом седьмого ком.мутатора, выход которого соединен свходом элемента задержки, выход которого соединен с первыми входамиоперандов первого сумматора и перво-.го вычитателя, выходы которых соединены с информационными. входами соответственно пятого и шестого сдвиговых регистров, информационный входчетвертого сдвигового регистра соединен с выходомпятого коммутатора,вторыми входами операндов первого ивторого сумматоров и первого, второго и четвертого вычитателей, выходседьмого коммутатора соединен с пер. выми входами операндов второго сумматора и второго вычитателя, выходы которых соединены с первыми .входамиоперандов третьего сумматора и третьего вычитателя, вторые входы операндов которого соединены с выходоммладшего разряда седьмого сдвиговогорегистра и его информационным,входом.Устройство относится к вычислительной технике, предназначено дляпостроения на его основе специализированных ЦВМ,Известно арифметическое устройство, работающее с информацией, представленной в. виде векторов, предназ-,наченное для решения задач, содержа-;щих большое количество тригонометрических функции 1, , 1 О.Недостатком устройства являетсяпредставление результатов вычислений в масштабе КФ 1 Известно арифметическое.устройство 2, работакицее по усовершенствованному алгоритму Волдера:.1 г -1 Й -г+ф ;я;-;ыдгдеза 0 для вычисления значенийу =усоз 9+хз 1 п 9х=х созе -уз 1 пуНедостатком таких устройств является отсутствие возможности умножения и/или деления координат на произвольные коэффициенты.Цель изобретения - расширение функциональных воэможностей устройства за счет вычисления выражений вида: Ау = - (у соз(у+х з 1 п ср ),А-(х; ж(-у; 1),или1АК = - х+у26 =. агсд у/хПри 2=К устройство позволяет произ-; водить умножение координат на число А с компенсацией изменения масштаба, 2 О а при А=К - деление координат вектора на константу 2.Поставленная цель достигается .тем, что. в вычислительное устройство, содержащее первый, второй и третий сдвиговые регистры, первый, второй, третий и четвертый коммутаторы, семь сумматоров-вычитателей, причем выходы младших разрядов первого, второго и третьего сдвиговых ЗО регистров соединены с первыми входа-. ми операндов соответственно первого, второго и третьего сумматоров-вычи-тателей, вторые входы операндов которых соединены а выходами соответствеино первого, третьего коммутаторов и входом угловых значений устройства, разрядные выходы первого и второго сдвиговых регистров соединены с информационными входами соответственноЬ 40 первого, второго, третьего и четвертого коммутаторов, выходы первого и второго сумматоров-вычитателей соединены с первыми входами операндов соответственно четвертого и пятого 45 сумматоров-вычитателей, вторые входы операндов которых соединены с выходами соответственно третьего и первого коммутаторов, выходы четвертого и второго коммутаторов соединены с 50 первыми входами операндов соответственно шестого и седьмого сумматоров, вычитаталей, выходы которых соединены с информационными входами соответственно первого и второго сдвиговых 55 регистров, выход третьего сумматоравычитателя соединен с информационным входом третьего сдвигового регистра,выходы четвертого и пятого сумматоров-вычитателей соединены с вторымивходами операндов соответствеНношестого и седьмого сумматоров-вычитателей, дополнительно введены сдви-.говые регистры с четвертого по седьмой, пятый, шестой и седьмой коммутаторы, первый, второй и третий сумматоры, вычитатели с первого по четвертый, элемент задержки и блок уп"равления, причем блок управления содержит дешифратор, генератор тактовых импульсов, двоичный счетчик,элемент 2-2 И-ИЛИ-НЕ, элемент 2-2 И-ИЛИ, .элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый ивторой элементы И,. элемент НЕ, причемпервый выход дешифратора соединен спервым и вторым входами элемента 2-2 И-ИЛИ-НЕ и с первыми входамипервого элемента И и элемента ИСКЛЮЧАКЩЕЕ ИЛИ, второй выход дешифраторасоединен с третьим входом элемента 2-2 И-ИЛИ-НЕ, выход которого соединен со вторьаю входом элемента ИСКЛЮЧАКЩЕЕ ИЛИ, выход которого соединен с вторым входом .первого элемента И и входом элемента НЕ, третийвыход дешифратора соединен с четвертью входом элемента 2-2 И-ИЛИ-НЕ, четвертый выход дешифратора соединен спервым входом второго элемента И,второй вход которого соединен с выходом первого элемента И, выход элемента НЕ соединен с выходом второгоэлемента И, выход генератора тактовых импульсов соединен со счетнымвходом двоичного счетчика, первыйвход элемента 2-2 И-ИЛИ соединен синформационным выходом третьего сумматора-вычитателя, второй вход элемента 2-2 И-ИЛИ соединен с информационным выходом седьмого сумматора-вычитателя, первый вход дешифраторасоединен с выходом четвертого вычитателя, второй вход дешифратора соединен с выходом третьего вычитателя,третий вход дешифратора соединен свыходом третьего сумматора, выходыразрядов двоичного счетчика соединеныс управляющими входами первого, второго, третьего, четвертого и седьмого коммутаторов, четвертый выход де"шифратора соединен с управляющимивходами третьего, четвертого и пятогосумматоров-вычитателей, выход второго элемента И соединен с управляющими входами шестого и седьмого сумматоров-вычитателей, выход первого эле7 1164Одновременно с выхода элемента 40получается значение Е 2, котороепоступает на сумматор 22 и вычитатель25 для образования соответственно величин 2;и 2. , которые записываЭются в регистры 5 и 6. В регистре 4остается значение Е . На вход 30111устройства поступает величина , исумматор-вычитатель 10.выдает значение 8; 1 . , которое запишется в регистр 3,Величина А поступает из регистра7 на сумматор 24 и вычитатели 27 и28 для вычисления соответственно величин (2 фЕ; 2 . -А) и (Е-А), которые поступают в блок 29 по входам35, 34, 33 для определения величины. х и 2, Необходимость определениятрех значений 2 связана с тем об 1+стоятельством, что в текущей итерации величины б еще не известна и1определяется в блоке 29 только перед следущцей итерацией.Реализация вычислений (3) происходит аналогичным образом, за исклю 25чением того, что в блоке 29 величинаопределяется по знаку координат у, снимается с входа 32.После дополнения всех итерацийповброта выступа значения координат З 0получаются умноженными на числа Аили поделенными на 2 без дополнительного удлинения в Е раз.Коммутаторы 15, 16 или 21 могутпредставлять собой, например мультиплексоры, имекицие управляющий входдля номера итерации, и информационных входов и один выход. Они соединяют один из входов с выходом. Так,по номеру итерации коммутатор 21 выдает значение 2;2, которое и по 696 8ступает на блок задержки 40, сумматор 23 и вычитатель 26 для сложения(вычитания) с величиной 2,Коммутаторы 19 и 20, отличаютсядруг от друга тем, что первый получает на входах и выдает на выходепоследовательные коды чисел 2 , .а второй - параллельные. Схемная реализация коммутаторов зависит от способа кодирования величины ( .Схема блока управления может бытьсинтезирована известными инженернымиприемами как микропрограммный автоматпо микропрограмме, приведенной нафиг,З. На фиг,2 приведена схема блогка управления, которая содержит дешифратор знака операнда, генератор,счетчик СТ 2 и логические схемы. Элемент ПС 1 дешифратора 50 служит дляопределения величиныпо знаку операнда со входа 33, а элементы ЭС 2 иРСЗ дешифратора 50 - величины Я .Эти величины подаются на схему логической равнозначности, с выхода которой получается сигнал б =О при %Е .Знак б с помощью коньюнктора определяется по знаку. Сигнал д подается на выход 39, Элемент ЭС 4 дешифра-тора 50 предназначен для определениявеличины , по знаку 8 или у, поступающим на входы 31 или 32. Элемент 48предназначен для определения знакавеличины, которая вместе с сигналом=0 подается на выход 38.Генератор С служит для выдачи импульсов с частотой выполнения итерации. Эти импульсы пересчитываютсясчетчиком 43, который по выходу 36выдает код номера итерации. Сигналыначальной установки блока не показаны..Ко д.4/5 Патент", г.ужгород, ул.Проектная, 4 Филиал ППП каз 4187/45 Тираж 710ВНИИПИ Государственнпо делам изобретений113035 москва, Ж,Подписо комитета СССРи открыгийаушская наб.,