Преобразователь последовательного кода в параллельный

)4 Н 03 М 7/00 РЕТЕНИ ЬСТ Рябова канала свянструкциюователь информации, полу зи, позволяет уп преобразователя. последовательног ный содержит рег мент ИЛИ 2, счет ширитель 4 импул держки. 2 ил. емои ос тить Преоб параллель вига, эле ода стр ик 3сов пульсов, рас лемент 5 замационный к вычисли к устройания ин о азователя.На Лиг.2 сои обозначены декса- ЯД и от ветс следующие сиги анале связи, б гнал в в с игн алы с оотве втором инАормаг - сигнал на тственно на п ом и и 8,ля 4 им ионных входахыходе расширит ьсов. еобразовател т следую абот Вбразом. исходном со с" на входе дится в исх ость положи ого импульс Период сле итов равен 7 и 8 преогнало азова тоянии 6 прео дное со ельного ояние. Длиотрицатель в и канала те онования инАорма На инАормаци раэователя пос н х упа х ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИПРИ гННТ СССР ОПИСАНИ К АВТОРСКОМУ(56) Авторское свидетельство СССР Р 1045238, кл. Н 03 М 7/00, 1982.Авторское свидетельство СССР В 1159164, кл. Н 03 М 7/00, 1983.(54) ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОГО КОДА В ПАРАЛЛЕЛЬНЫЙ(57) Изобретение относится к вычислительной технике, а именно к устройствам передачи информации, и может быть использовано в аппаратуре сопряжения цифровых устройств с полудупИзобретение относитсятельной технике, а именно ствам передачи и преобразов Ф рмации, и может быть использовано в аппаратуре сопряжения циФровых устройств с полудуплексными двухпроводными каналами связи.Целью изобретения является упрощение преобразователя.На Лиг.1 приведена блок-схема преобразователя; на иг.2 - временные диаграммы, поясняющие его работу.Преобразователь содержит регистр 1 сдвига, элемент ИЛИ 2, счетчик 3 импульсов, расширитель 4 импульсов и элемент 5 задержки, На Фиг.1 позициями 6-8 обозначены соответственно вход сброса и первый и второй информационные входы преобразователя, пози циями 9 и 10 - соответственно инфорлексными двухпроводными каналами свя зи, Изобретение, используя в данное временное расположение информационных импульсов входных последовательностей таким образом, чтобы в момент записи информации под управлением импульсов одной последовательности значение импульсов другой последовательности соответствовало значению авляющий выходы преобют импульсы единичных или нулевых битов информации.При поступлении из канала связи единичного бита информации на входе 7 появляется информационный импульс5 раньше инФормационного импульса на входе 8. Этот импульс поступает на вход расширителя 4 импульсов. На выходе расширителя 4 импульсов появляет- О ся расширенный импульс длительностьюкоторый поступает на информационный вход регистра 1 сдвига. После окончания информационного импульса на входе 7 появляется информационный импульс на входе 8, который поступает на управляющий вход регистра 1 сдвига и на счетный вход счетчика 3.При этом по переднему Фронту импульса второй последовательности в регистр 1 сдвига записывается сформированное к этому времени единичное значение информации с выхода расширителя 4 импульсов, а значение счетчика 3 увеличивается на единицу.25При поступлении из канала связи нулевого бита информации информационный импульс на входе 8 появляется раньше, чем на входе 7, следовательно, к моменту появления переднего фронта импульса на информационном входе 8, а следовательно, и на управляющем вхо, де регистра 1 сдвига находится нуле. вое значение расширителя 4 импульсов, которое записывается в регистр 1 сдвига. При этом значение счетчика 3 35 увеличивается на единицу.При поступлении последовательности импульсов на входы 7 и 8 преобразователя происходит последовательный сдвиг информации в регистр 1 сдвига и счет поступающих битов в счетчике 3.Для правильной работы преобразователя длительность расширенного импульса с, должна находиться в пределах йсС,сТ -Е. При поступлении последнего бита информационного байта на выходе счетчика 3 появляется управляющий сигнал, поступающий на выход 10, При приеме следующих байтов информации цикл работы преобразователя повторяется. После приема каждого байта инФормации счетчик приводится в исходное состояние сигналом на управляющем выходе 10, который через элемент 5 задержки и элемент 2 ИЛИ поступает на вход сброса счетчика 3, подготавливая его для подсчета битов следующего байта.Формула изобретенияПреобразователь последовательного кода в параллельный, содержащий регистр сдвига, элемент ИЛИ и счетчик импульсов, счетный вход которого объединен с входом управления регистра сдвига, выходы регистра сдвига и счетчика импульсов являются соответственно информационным и управляющим выходами преобразователя, о т л и ч а - ю щ и й с я тем, что, с целью упрощения преобразователя, в него введены расширитель импульсов и элемент задержки, выход которого соединен с первым входом элемента ИЛИ, выход которого соединен с входом сброса счетчика импульсов, выход расширителя импульсов соединен с информационным входом регистра сдвига, второй вход элемента ИЛИ объединен с входом сброса регистра сдвига и являетсд входом сброса преобразователя, вход элемента задержки подключен к выходу счетчика импульсов, вход расширителя импульсов и счетчный вход счетчика импульсов являются соответственно первым и вторым информационными входами преобразователя.1531225Составитель Б.Ходов, Редактор Н.Лазаренко Техред Л.Сердюкова Корректор С.Черни Заказ 7966/56 Тираж 884 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 101