Патенты с меткой «манчестерского»

Номер патента: 1383510

Опубликовано: 23.03.1988

Авторы: Готлиб, Загурский

МПК: H03M 13/05

Метки: декодирования, кода, манчестерского

...ет Е А " .(1 . 1 р по Фронту А - ".1,0" ис СЬ 1(ОТам А 5 и Аб - де "1 ОГ. 1" пс(црпд (признак коцед иредмбупы), 1)ричм ттосле фронта А 6 цд Вхотл регистрл 7 Оклзывается тлОВО 101011 (От старшего рд ряпд к Елтетеу) . Разрядность этого слова рдвцд рл трядцостц регистра 7, например, шес.тц разрядам (фиг.4), Это слово, кдк ц все претеьдуие, поступает на блок 9 Грлвцгция, ца Вь(ходе которого появляется ЛОг,О" (с)тг,4, диаграмма 9, группа А), ибс равны состояния в двух младших рл(з рядах, (что выявляется сумматором 16 (фиг.З), и попарно це равны дру. гие состояния между собой и с улов мянутыми разрядами, (что выявляется сумматорами 1718 (фцг,4, диаграмма 7, группа А) .Таким образом, в ситуации А В момент окончания преамбулы, выявленый блоком...

Номер патента: 1494221

Опубликовано: 15.07.1989

Авторы: Иванов-Лошканов, Фогель, Френкель

МПК: H03M 13/05, H03M 5/12

Метки: декодирования, кода, манчестерского

...фаза сигнала тактовой частоты на первом выходе счетчика 10 сдвигается на 1/16 периода вправо,Таким образом, если информационный перепад манчестерского сигнала происходит в момент, когда сигнал тактовой частоты находится в состоянии "0", его фаза сдвигается влево на 1/16 периода, а если в состоянии "1" - то вправо, т,е, каждый перепад сдвигает фазу сигнала тактовой частоты на 1/16 периода вправо или влево,При включении устройства в худшемслучае тактовая частота может находиться в противофазе по отношению1к перепадам информации. Поэтому дляначальной синхронизации тактовой частоты и манчестерского сигнала необходимо подать на информационный вход 11 максимум восемь комбинаций битов "01" или "10", так как данные комбинации на границе между...

Номер патента: 1495999

Опубликовано: 23.07.1989

Авторы: Алмаев, Барановский, Ващилин

МПК: H03M 5/12

Метки: декодирования, кода, манчестерского

...импульс логического 0 который фиксируется блоком 9. Если после этого состояние пятого выхода распределителя 7 (несущая) не изменяется, т.е. сохраняется состояние уровня логической "1 , и на выходе формирователя 2 выработан импульс уровня логической "1", то на выходе блока 9 (фиг.бк) формируется сигнал уровня логической "1" (сбой), инициирующий некорректность входной информации .Формирователь 2 импульсов (фиг.2) ра ботает следующим образ ом.В исходном состоянии на первом входе и выходе формирователя 2 установлены низкие логические уровни, на втором входе - высокий логический уровень, на пятом выходе триггера 10 - низкий логический уровень, на инверсном выходе - высокий логический уровень, на выходах элементов И-НЕ 11 и 12 установлены...

Номер патента: 1524181

Опубликовано: 23.11.1989

Авторы: Алексеенко, Алмаев, Ващилин, Долгих, Смоленская

МПК: H03M 5/00, H03M 5/14

Метки: декодирования, кода, манчестерского

...и = Т Г (четное число).йПри этом должны соблюдаться соотношения 1, 2, 3. Первый выход сдвигового регистра 12 является выходомразряда 0,5 д второй выход - выходом последнего разряда, т.е. врассматриваемых примерах п 2 = 8,Окончание операции декодированияинформационного сообщения фиксируетя установкой высокого логического 40уровня на втором выходе сдвиговогорегистра 12, что приводит к срабатыванию инвертора 14, на выходе которого устанавливается сигнал низкого логического уровня, сбрасывающийтриггер Ь. Сброс триггера 6 переводит устройство в исходное состояние, Таким образом, во время декодирования информационного сообщения1все время установлен сигнал Несущая", инициирующий наличие входногокода,При ситуации "Обнаружение...

Номер патента: 1594701

Опубликовано: 23.09.1990

Авторы: Алмаев, Барановский, Ващилин, Смоленская

МПК: H03M 5/12

Метки: декодирования, кода, манчестерского

...с разностью во времени, рав 1 6ной 0,5 Т (половине периода тактовойчастоты), Эта неодновремеиность записи позволяет элементу ИСКЛЮЧАЮЩЕЕИЛИ 13 сформировать на своем выходеимпульс положительной полярности, подлительности равный 0,5 Т,Сдвиговый регистр 6 работаетследующим образом,В исходном состоянии на его втором выходе установлен низкий логический уровень, на третьем выходевысокий логический уровень, натретьем выходе регистра 7,являющемся инверсным выходом сдвигового регистра 7, - также высокий логический уровень, на первых входахрегистров 6 и 7 - низкий логическийуровень; на втором входе регистра 6установлены синхросигналы, Работа регистра 6 блокирована установкой попервому входу низкого логическогоуровня, Последовательный сдвиг...