Сумматор n-разрядного единичного кода

Номер патента: 1524183

Авторы: Ким, Серков, Солодухин, Федоров

ZIP архив

Текст

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХ152418 И 9)1; ИСАНИЕ ИЗОБРЕТЕНИ ЬСТВ У 43-РАЗРЯДНОГО Е ССР ,02.86ДИНИЧНОГО ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯПРИ ГКНТ СССР К АВТОРСКОМУ СВ(57) Изобретение относится к вычис" лительной технике и автоматике. Его использование в системах обработки информации, работакщих с единичным кодом, позволяет упростить сумматор и повысить его быстродействие. Сумматор содержит преобразователи 1, 2 кодов и логические ячейки 3. Логическая ячейка содержит элемент ИЛИ и элемент И.,б ил.Изобретение относится к автоматике и вычислительной технике и может быть использовано в системахобработки информации, работающих сединичным кодом.Цель изобретения - повышение быстродействия и упрощение сумматора.На фиг,1 и 2 представлены функциональные схемы сумматоров для случаевнечетного и четного числа разрядоввходных кодов соответственно; нафиг.3 - 5 функциональные схемы сумматоров для различных вариантоввходных кодов; на фиг.б - функциональная схема логической ячейки.Сумматор (фиг.1) содержит преобразователи 1 и 2 кодов и логическиеячейки 3.Логическая ячейка (фиг.Ь) содержит 20элемент ИЛИ 4 и элемент И 5,Преобразователи кодов идентичныизвестным пирамидальным блокам,Сумматор работает следующимобразом. 25На группы иэ ш и и-ш входных шинподаются коды из логических единици нулей, причем логические "1" сгруппированы без пропусков на первыхшинах а логические О - на последВ 30них шинах,При наличии на входах ячейки 3двух логических "О" или двух логических на обоих выходах этойячейки присутствуют одинаковые соответствующие сигналы нули или единицы).Если на одном из входов ячейки 3присутствует логическая 1", а надругом входе этой же ячейки логический "О", то на первом выходе логи 1 1ческая 1, а на втором логический"О", т.е. логические , проходячерез ячейку 3, смещаются в сторонуее первого выхода. Аналогично припрохождении через преобразователии 2 кодов логические "1" группируютсяна их первых выходах, В результате навыходных шинах преобразователя кодовформируется код, в котором числологических 1" равно сумме логических"1" на его группах из ш и и-ш входныхшин, и размещены все логические 1на первых выходных шинах.Формула изобретенияСумматор И-разрядного единичного кода, содержащий первый и второй преобразователи кодов, входы которых являются соответствующими входами сумматора, первый выход первого пре" образователя кодов является первым выходом сумматора, о т л и ч а ю - щ и й с я тем, что, с целью повышения быстродействия и упрощения сумиматора, в него введены (- - 1) прии четном и ( в ) при нечетном и2(и1, И) логических ячеек, первыевходы которых подключены к соответствующим выходам первого преобразователя кодов, начиная с второго, вторыевходы логических ячеек подключены ксоответствующим выходам второго преобразователя кодов, кроме последнего,для четного и, а для нечетного ивк последнему выходу второго преобразователя кодов, выходы логическихячеек являются вторыми выходами сумматора,524183Составитель С.Берестевичедактор О. Головач Техред М.Ходанич Корректор С.ЧерниЗаказ 7055/57 Тирав 884 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям прн ГКНТ ССС 113035, Москва, Ж, Раушская наб., д. 4/5Гагарина, 101 Производственно-издательский комбинат "Патент", г. Уаго

Смотреть

Заявка

4399466, 29.03.1988

ПРЕДПРИЯТИЕ ПЯ Г-4149

СЕРКОВ АЛЕКСАНДР СЕРГЕЕВИЧ, СОЛОДУХИН БОРИС МИХАЙЛОВИЧ, ФЕДОРОВ СЕРГЕЙ МИХАЙЛОВИЧ, КИМ ЛИЛИЯ НИКОЛАЕВНА

МПК / Метки

МПК: H03M 7/00

Метки: n-разрядного, единичного, кода, сумматор

Опубликовано: 23.11.1989

Код ссылки

<a href="https://patents.su/4-1524183-summator-n-razryadnogo-edinichnogo-koda.html" target="_blank" rel="follow" title="База патентов СССР">Сумматор n-разрядного единичного кода</a>

Похожие патенты