Преобразователь двухдекадного двоично десятичного кода в двоичный

СВОЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 9) ОИ 1) 4 Н 03 М 7/1 ГОСУДАРСТВЕННЫПО ИЗОБРЕТЕНИЯПРИ ГКНТ СССР КОМИТЕТОТНРЫТИЯМ ПИСАНИЕ ИЗОБРЕТЕНИЯ Н АВТОРСН 8 ИДЕТЕЛЬСТВ(57) Изобретенитике и вычислит ТЕЛЬ ДВУХДЕКАДНОГООГО КОДА В ДВОИЧНЫЙотносится к автомальной техникеиможе(56) Шило В,Л. Популярные цифровыемикросхемы.: Справочник. - И.: Ради связь, 1987, с. 268, рис. 2.64.Авторское свидетельство СССРР 943705, кл, Н 03 М 7/12, 1980. 2быть использовано при построении двоично-десятичных преобразователей.Целью изобретения является упрощение преобразователя, Поставленная цель достигается тем, что в преобразователе двухдекадного двоично-десятичного кода в двоичный, содержащем шестиразрядный 16 и двухразрядный 17 сумматоры, вход четвертого разряда преобразователя соединен с входом переноса шестиразрядного сумматора и с входами двухразрядного сумматора, выходы которого соединены с входами первого и второго разрядов шестиразрядного сумматора. 1 ил.1520666 гдеЯ =:а+а.О,=:а,+а,(2) А+В+С=Ю. 50Таким образом, на выходе преобразователя Формируется двоичный эквивалент десятичного числа Ы, представленного в двоично-десятичном коде на входе преобразователя.Для суммирования кодов ООЬдь Яа, и ЬЬЬЬЬЬ О использован сумматор 16, причем сигнал а поступает непоИзобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователей в управляющих, вычислительных, информационно-измерительных устройствах.Целью изобретения является упрощение преобразователя.На чертеже приведена блок-схема преобразователя.Преобразователь имеет входы 1-8, выходы 9-15 и содержит шестиразрядный 16 и двухразрядный 17 сумматоры.ФРабота преобразователя основана на тождественном представлении двух- декадного двоично-десятичного кода тремя двоичными кодами с последующим их суммированием.Пусть необходимо преобразовать двоично-десятичный код десятичного числа И. И=а+2 а+4 а+8 а+(Ь +2 Ь+4 Ь+8 Ь,) 10.(1) 25Двоично-десятичный код числа Ю поступает на вход преобразователя, причем разряд а, поступает на вход 1, разряд а, - на вход 2, раэ.ряд а- на вход 3 и т.д. Сумматорами 16 и 17 30 суммируются при этом следующие двоичные коды: 0 0 Ь,Ь,0,0,а,; Ь 4 Ь ьфЬЬ яь00000 аО, , 35 Суммирование, указанных двоичныхкодов соответствует суммированиюдесятичных чисел А, В и С, таких,что А=а,+2 Я+4 О+ЗЬ+16 Ь;В=2 Ь,+4 Ь,+8 Ь,+16 Ь,+32 Ь,+64 Ь (3) 45 С=2 а 4 После несложных преобразований,с учетом выражений (1)-(3), получаютсредственно на выход 9 преобразователя. Далее, поскольку код 00000 а 0 вовсех разрядах, кроме второго, со-.держит нули, то его суммирование суказанными кодами можно выполнить,подав сигнал а на вход переноса сумматора 16. Величины 1 и Яполучаются при помощи сумматора 17. На выходесумматора 16 сигнал переноса не возникает при любых входных двоично-десятичных кодах. Поэтому для полученияв соответствии с выражениями (2) сигналов Я ивозможно использоватьсвободные третий и четвертый разрядымикросхемы четырехразрядного сумматора, рассматривая их как независимыеодноразрядные сумматоры. В двоичнодесятичном входном коде сигналы а 4, иа, а и а не могут одновременно принимать значение логической единицы,поскольку комбинации цифр 1 Х 1 Х и 11 ХХ"1") в двоично-десятичном коде с весами 1, 2, 4, 8 являются запрещенными. Поэтому при образовании сигналовна выходах сумматора 17 сигналов переноса не возникает и сумматор 17 можетбыть заменен на два элемента ИЛИ, чтоведет к упрощению преобразователя,Формула изобретения Преобразователь двухдекадного двоичко-десятичного кода в двоичный, содержащий двухразрядный сумматор и шестиразрядный сумматор, выходы. которого являются выходами старших разрядов преобразователя, выход младшего разряда которого является входом пер" вого разряда преобразователя, входы пятого и шестого разрядов которого соответственно соединены с первыми входами первого и второго разрядов шестиразрядного сумматора, первые Входы пятого и шестого разрядов шестиразрядного сумматоре соединены с входом логического нуля преобразователя, о т л и ч а ю щ и й с я тем, что, с целью .упрощения преобразователя, в нем входы второго и третьего разрядов преобразователя соот" ветственно соединены с первыми входами первого и второго разрядов двух- разрядного сумматора, выходы которого соответственйо соединены с вторыми рходами. первого и второго разрядов шестиразрядного сумматора, Вход переноса которого соединен с1520666 Составитель М.Аршавский1Редактор И. Шмакова ТехредЛ,Сердюкова Корректор А ОбручарЗаказ 6769/57 Тираж 884 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4 И Производственно-.издательский комбинат "Патент", г.ужгород, ул. Гагарина,103 входом четвертого разряда преобразователя и с вторыми входами первогои второго разрядов двухразрядногосумматора, входы пятого и шестогоразрядов преобразователя соответственно соединены с первыми входамитретьего и четвертого разрядов шестнраз рядно го сумматора, вторые входы третьего и пятого разрядов которого соединены с входом седьмого разряда преобразователя, вход восьмогоразряда которого соединен с вторымивходами четвертого и шестого разрядов шестиразрядного сумматора.