Устройство для декодирования манчестерского кода

(504 Н ОЗМ 5/ АНИЕ ИЗОБРЕТЕНИ АВТО к а эа сче вления е. ГОСУДАРСТВЕННЫЙ КОМИТЕПО ИЗОБРЕТЕНИЯМ И ОТНРЫТПРИ П 4 НТ ССОР У СВИДЕТЕЛЬСТВУ(71) Московский институт электронго машиностроения(54) УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯМАНЧЕСТЕРСКОГО КОДА(57) Изобретение относится матике и вычислительной те может быть использовано в обмена информацией с контр или ошибок в принимаемой и Устройство содержит генера триггеры 2-9, элемент ИСКЛ 10 ИЛИ 10, сдвиговые регистры элементы НЕ 14-15, элемент 16, элемент И 17 и элемент Устройство позволяет расши функциональные возможности слежения за Несущей и вы ошибок или сбоев во входно нике иистемахлем сбоеформацииор 1,ЩРЩЕЕ11-13,ИЛИ НЕИЛИ 18.ить1524181 20 Изобретение относится к автоматике и вычислительной технике и может быть использовано в системахобмена информацией.5Целью изобретения является расширение функциональных возможностейза счет слежения за "Несущей" и выявление ошибок или сбоев во входномкоде. 10На чертеже представлена функциональная схема устройства для декодирования манчестерского кода,Устройство для декодированияманчестерского кода содержит генератор 1, триггеры 2-9, элементИСКЛЮЧАЮЩЕЕ ИЛИ 10, сдвиговые регистры 11 - 13, элементы НЕ 14 и 15,элемент ИЛИ-НЕ 16, элемент И 17 иэлемент ИЛИ 18,Устройство работает следующимобразом.В исходном состоянии на выходахтриггеров 2-9 и сдвиговых регистрах11-13 установлены низкие логическиеуровни.Значение первого бита декодируемого сообщения, относительно которого происходит первоначальная синхронизация устройства, является единичным, т.е. значение декодируемогобита следует за обязательным переходом в центре битового интервалаВ случае декодирования входнойинформации без сбоев входной кодпоступает на Р-вход триггера 2, Попервому синхроимпульсу состояниевходного кода переписывается в триггер 2, на выходе которого устанавливается высокий логический уровень, 40что приводит к срабатыванию элементаИСКЛЮЧАЮЩЕЕ ИЛИ 10, на выходе которого вырабатывается сигнал высокогологического уровня, Установка сигнала высокого логического уровня на 45элементе ИСКЛЮЧАИИЕЕ ИЛИ ведет кзаписи логической "1" в триггерах5 и 6 и в первый разряд сдвиговогорегистра 13, Таким образом, на выходах триггеро 5 и 6 устанавливаютсявысокие логические уровни,. что соответственно разрешает работу сдвигового регистра 11 и индицирует сигнал Несущая . Следующим синхроимпульсом состояние триггера 2 пере 55писывается в триггер 3 и в первыйразряд сдвигового регистра 11 записывается высокий логический уровень. При этом на выходах триггеров 2 и 3 установлено одинаковое состояние, на первом выходе регистра 11установлен высокий логический уровень т,е. с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10 снят сигнал высокогологического уровня, а в триггер 4записано состояние триггера 2, т.е.на выходе триггера 4 установленоистинное значение декодируемого бита,В данном случае значение высокогологического уровня,Разрядность сдвигового регистраи выбор тактовой частоты генератора 2 должны выбираться из условий,учитывающих реальные допуски на фазовое дрожание переходов (джиттер) ибыстродействие элементов устройства,При этом необходимо учитывать следующие соотношения;и, = 0,75 Т Е;и) 3;- (0,25 Т,где п - разрядность сдвигового регистра 11 (четное число)рТ - длительность битового интервала;тактовая частота генератора 1,При этом второй выход сдвигового регистра 11 является выходом второго разряда, а третий выход сдвигового регистра 11 - выходом последнего шестого разряда,В соответствии с синхроимпульсами на выходах сдвигового регистра 11 вырабатываются сигналы высокого логического уровня, причем установка сигнала высокого логического уровня на втором выходе сдвигового регистра11 индицирует сигнал "Синхронизация",а установка высокого логическогоуровня на третьем выходе сдвиговогорегистра 11 ведет к записи высокогологического уровня в триггер 7 и ксрабатыванию инвертора 15, на выходекоторого установлен низкий логичес -кий уровень, что ведет к срабатыванию триггера 5, сдвигового регистра13 и вслед за триггером 5 сдвиговогорегистра 11, те. на выходах триггера5 и сдвигового регистра устанавливаются низкие логические уровни,а на выходе триггера 7 - сигнал высокого логического уровня, Такаяситуация означает, что устройстводекодировало бит и перешло в режим30 5 152418ожидания следующего бита (служебного.перехода) и контроля за окончаниеминформационного сообщения илипропадания переходов. В случае появления нового служебного перехода,аналогично предыдущему, срабатываетэлемент ИСК 1 ЮЧАЮ 1 цЕЕ ИЛИ 10, на вы -ходе которого опять устанавливаетсявысокий логический уровень, что ведет к разрешению работы сдвиговогорегистра 11 и к сбросу триггера 7через элемент ИЛИ-НЕ 16, т.е, начинается цикл декодирования новогобита, Инверсный выход триггера 6 15используется для установки триггера7 и сдвигового регистра 12 в исходное состояние в случае окончания декодирования информационного сообщения.При окончании декодирования информационного сообщения, т.е. послеустановки высокого логического уровня на выходе триггера 7 и при последующем отсутствии срабатыванияэлемента ИСКЛЮЧАЮ 111 ЕЕ ИЛИ 10, в соответствии с тактовыми импульсами производится запись высокого логического уровня в разряды сдвиговогорегистра 12. Разрядность и сдвигового регистра 12 выбирается изусловия и = Т Г (четное число).йПри этом должны соблюдаться соотношения 1, 2, 3. Первый выход сдвигового регистра 12 является выходомразряда 0,5 д второй выход - выходом последнего разряда, т.е. врассматриваемых примерах п 2 = 8,Окончание операции декодированияинформационного сообщения фиксируетя установкой высокого логического 40уровня на втором выходе сдвиговогорегистра 12, что приводит к срабатыванию инвертора 14, на выходе которого устанавливается сигнал низкого логического уровня, сбрасывающийтриггер Ь. Сброс триггера 6 переводит устройство в исходное состояние, Таким образом, во время декодирования информационного сообщения1все время установлен сигнал Несущая", инициирующий наличие входногокода,При ситуации "Обнаружение лишнегоперехода" устройство работает следующим образом, 55Слежение за появлением лишнегоперехода начинается с момента фиксации служебного перехода, т.е. смомента начала цикла декодирования 6бита, иначе с момента записи в триггер 5 и в первый разряд сдвиговогорегистра 13 высоких логическихуровней после того, как они (триггер5 и сдвиговый регистр 13) были сброшены, Цикл декодирования бита оканчивается сбросом триггера 5 и сдвигового регистра 13 через инвертор 15при установке на третьем выходесдвигового регистра 11 высокого логического уровня. Если внутри цикладекодирования обнаружено более одного перехода (вследствие возможностипоявления необязательного переходапри декодировании последовательностиединиц или нулей), то устройство должно зафиксировать эту ситуацию, так.как на выходе устройства в этотмомент присутствует некорректныйкод и, следовательно, нет гарантиидостоверности декодирования, Этореализуется следующим образом. Разрядность сдвигового регистра 13 п3 и его выход является выходомпоследнего разряда, Таким образом,третий переход, включая и служебный,при докодировании бита вызывает установку на выходе сдвигового регистра13 высокого логического уровня, чтовлечет за собой через элемент ИЛИ18 установку высокого логическогоуровня на выходе элемента ИЛИ 18,11 1а следовательно, запись лог.1 .втриггер 9, т.е, установку высокогологического уровня, индицирующегосигнал "Ошибка",При ситуации "Обнаружение пропадания служебного перехода" устанавливается сигнал высокого логического уровня на первом выходе сдвигового регистра 12, что ведет кзаписи в триггер 8 лог. "1", Установка на выходе триггера 8 высокогологического уровня разрешает работуэлемента И 17. Теперь, в случае появления перехода, т.е. сигнала высокого логического уровня на выходеэлемента 10, элемент 14 срабатывает,на его выходе также устанавливаетсясигнал высокого логического уровня,который через элемент ИЛИ 18 устанавливает триггер 9 в единичное1состояние и индицирует сигнал Ошибка 1, т.е, и в этом случае при отсутствии гарантии достоверного декодирования входного кода инициируетсясигнал "Ошибка",1524181 Сброс триггеров 8 и 9 осуществляется сбросом триггера 6, т.е. в конце декодирования информационного сообщения.Таким образом, устройство для декодирования манчестерского кода обладает расширенными функциональными воэмокностями за счет обеспечения функции слежения за "Несущей", т,е, за наличием информации на входе устройства, и контроля за сбойными ситуациями. Формула изобретения Составитель С.ЛевичевРедактор О,Головач Техред М,Ходаннч КорректорС,Черни Заказ 7055/57 Тираж 884 ПодписноеВНИИПИ Государствеккого комитета по изобретениям и открьггиям при ГКНТ СГСР 113035, Москва, Ж, Раушская каб., д. 4/5 Производствекко-издательский комбинат "Патент", г.Ужгород, ул. Гагарина, 101 Устройство для декодирования манчестерского кода, содержащее первый триггер, генератор, выход которого подключен к С-входам второго и третьего триггеров, выход второго триггера соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и 0-входом третьего триггера, выход которого подключен к второму входу элемента ИСКЛЙЧАЮП 1 ЕЕ ИЛИ, выход которого соединен с С-входом четвертого триггера, 0-вход второго триггера является информационным входом устройства, выход пятого триггера является инФормационным выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет слежения за "Несущей" и выявления ошибок или сбоев во входном коде, в устройство введены шестой, сед ой, восьмой триггеры, первый, второй, третий сдвиговые регистры, первый, второй элементы НЕ, элемент ИЛИ-НЕ, элемент И и элемент ИЛИ, С-вход шестого триггера, С-вход первого сдвигового регистра и первые входы элемента ИЛИ-НЕ и элемента И объединены и подключены к Г-входу четвертого триггера, выход которого соединен сВ-входом второго сдвигового регистра, первый выход которого подключенк С-входу пятого триггера, второйвыход является выходом синхронизацииустройства, третий выход соединен сС-входом первого триггера и входомпервого элемента НЕ, выход которогоподключен к В-входам четвертого триггера и первого сдвигового регистра,выход которого соединен с первымвходом элемента ИЛИ, выход которогоподключен к С-входу седьмого триг гера, выход которого является выходом "Ошибка" устройства, 0-входпятого триггера подключен к 0-входутретьего триггера, выход первоготриггера соединен с В-входом третье го сдвигового регистра, первый выходкоторого подключен к С-входу восьмого триггера, второй выход соединенс входом второго элемента НЕ, выходкоторого подключен к В-входу шестого 25 триггера, прямой выход которогоподключен к В-входам седьмого и восьмого триггеров и является выходомкНесущей" устройства, инверсный вью"ход шестого триггера подключен к З 0 второму входу элемента ИЛИ-НЕ, выходкоторого соединен с В-входом первоготриггера, выход восьмого триггераподключен к второму входу элементаИ, выход которого соединен с вторымвходом элемента ИЛИ, 0-вход третьего сдвигового регистра объединен с0-входами первого, четвертого, шестого, седьмого и восьмого триггеров,первого и второго сдвиговых регист ров и является входом сигнала высокого уровня устройства, С-входы второго и третьего сдвиговых регистровобъединены и подключены к С-входутретьего триггера.