Реверсивный преобразователь двоично-десятичного кода в двоичный

,) ЕЛЬ ЛЬИЧНЫЙычисГОСУДАРСТВЕННЫЙ КОМИТЕТ(Ю ИЭОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР АНИЕ ИЗОБРЕ А ВТОРСКОМУ С 8 И(56) Красноголовый Б.Н., Шпилевой Б,Н, Преобразователи кодовМинск: Иэд-во БГУ, 1983, с. 1 ОАвторское свидетельство СССВ 1378064, кл. Н 03 М 7/12, 19(57) Изобретение относится к в лительной технике и мозет быть исползовано для построения преобразователей больших потоков двоичной и двоично-десятичной информации. Целью изобретения является расширение функциональных возмоаностей эа счет обеспечения преобразования целых чисел иповышения быстродействия, Поставленная цель достигается за счет того,что в реверсивный преобразовательдвоична-десятичного кода в двоичный,содержащий группу масштабируюп 1 их сумматоров 1, дополнительно введеныгруппа Е-разрядных преобразователей2 и группа коммутаторов 3, 2 ил.Изобретение относится к вычислительной технике и может быть использовано в универсальных и специализированных ЭВМ для построения преобразователей больших потоков двоичнойи двоично-десятичной информации,Цель изобретения - расширениефункциональных возможностей эа счетобеспечения преобразования целых чисел и повышение быстродействия,На фиг, 1 приведена блок-схемапредлагаемого преобразователя, нафиг, 2 - структурная схема одного извариантов реализации масштабирующегосумматора,Реверсивный преобразователь двоично-десятичного кода в двоичный содержит масштабирующие сумматоры 1,1 Е-разрядные преобразователи 2,2и коммутататоры 3, - 3, информационные входы 4, - 4,+, преобразуемых групп разрядов, вход 5 двоичнодесятичной константы, вход 6 двоичной константы, вход 7 режима работыи выход 8 преобразователя,Каждый масштабируюший сумматор 1содержит узлы 9, - 9 умножения,сумматор 10, вход 11 множимого, вход12 множителя, управляющий вход 13,вход 14 слагаемого и вход 15 логического нуля,В основу работы преобразователяположен следующий принцип,При преобразовании двоично-десягичного кода в двоичный исхопный иразрядный код разбивается на группыпо Е десятичных цифр в каждой. Преобразование происходит по схеме Горнера, т,е. первая, самая старшая,группа разрядов,преобразуется вдвоичный код и умножается на двоичную константу, значение которой определяется значением 1. Так, например, при Е = 1 двоичная константаравна 1010, при Е =,2 константа равна 1100100 и т,д. К получившемусяпроизведении прибавляется двоичноезначение соседней, младшей, группыдесятичных разрядов. Результат суммирования опять умножается на двоичную константу и суммируется с двоичным значением следующей, более младшей, группы десятичных разрядов ит.д. до тех пор, пока не будет подсуммировано двоичное значение самоймладшей группы десятичных разрядов,Преобразование из двоичного кодав двоично-десятичный происходит 5 10 15 20 25 30 35 40 45 50 55 аналогичным образом, но все действия выполняются в десятичной системесчисления, Значение двоично-десятичной константы в этом случае такжезависит от количества двоичных разрядов в группах р, Так, например,при р = 3 двоично-десятичная константа равна 8, при р = 6 константаравна 64 и т,д,В каждом иэ масштабирующих сумматоров могут выполняться операциинад числами в двоичном и двоичнодесятичном кодах, При преобразовании в двоичный код они настраиваются управляющим потенциалом с входа 7преобразователя на обработку информации в двоичном коде, а при преобразовании в двоично-десятичный кодна обработку информации в двоичнодесятичном коде. На узлах 9- 9 уумножения образуется в двухрядномкоде произведение некоторого промежуточного значения преобразуемогочисла, поступающего с входа 11 множимого сумматора 1, на константу,поступающую с его входа 1 множителя, Сумматор 10 осуществляет сворачивание двухрядного кода полученного произведения к однорядному.При этом через его свободный миадшийвход 14 поступает и суммируется значение соседней, младшей, группы разрядов преобразуемого числа, а черезсвободный старший вход - значение"0" с входа 15 преобразователя. Поступающий с входа 13 масштабирующегосумматора управляющий потенциал обеспечивает функционирование узлов9 - 9умножения и сумматора 10 всоответствующем коде.Е-Разрядные преобразователи 212,+ предназначены для преобразования из двоично-десятичного кода вдвоичный и наоборот значений группразрядов, поступающих с входов 4При 1 с 1 и р ь 3 необходимость в преобразователях отпадает.Управление работой преобразователей 2, - 2, осуществляется потенциалом с входа 7 устройства,Коммутаторы 3- 3 предназначеныдля передачи на входы множителя сумматоров 1, - 1значений либо двоично-десятичных (с входа 5 устройства),либо двоичных констант (с входа 6устройства), Управление работой коммутаторов 3, - 3, осуществляется потенциалом с входа 7 преобразователя,1501278 ца передачу двацчцо-десятичцых констант 64 с входа 5 устройства. На каждый из входов 4, - 4 подается по 5шесть двоичных разрядов преобразуемого числа (на вход 4, - самые старшиешесть разрядов на вход 4 - сосед 1 2ние, младшие, шесть разрядов и т.д.).После срабатывания масштабирующихсумматоров 1, - 1на выходе 8 образуется двоичцо-десятичный код преобразованного числа,Формула изобретения5 Допустим, ч го каждый масштабирующий сумматор выполнен таким образом,что множимое в цем умножается ца двадесятичных разряда или на восемь двоичных разрядов множителя, а количество масштабирующих сумматоров равнотрем. Тогда максимальное количествопреобразуемых десятичных разрядовравно 8, а максимальное количестводвоичных разрядов - 24Рассмотрим сначала преобразованиеиэ двоично-десятичного кода в двоичный. Пусть преобразуемое число равно98356528. Перед началом выполненияоперации на входах 4 4 , 4 и 4эустанавливаются двоичцо-десятичныезначения соответственно 98, 35, 65и 28, Управляющий потенциал с входа7 режима работы устройства настраивает масштабирующие сумматоры 1, - 1 Зна обработку двоичных кодов, преобразователи 2, - 2 - на преобразование в двоичный код, а коммутаторы3 1 - Зэ - на передачу двоичных констаит 1100100 с входа 6 двоичных констант преобразователя. В масштабирующем сумматорепреобразованное впреобразователе 2, в двоичный кодзначение 98 умножается на двоичцую 30константу, одновременно прибавляетсядвоичное значение числа 35, сформированное на выходе преобразователя2 . С выхода масштабирующего сумматора 1 первый промежуточный результат преобразования поступает на вход35множимого блока 1 , где умножаетсяна двоичную константу, к произведению. прибавляется двоичное значениесоседней, младшей, пары десятичныхцифр 65, образованное ца выходе преобразователя 2, Второй промежу гочный результат в масштабирующем сумматоре 1 умножается на двоичную константу, к произведению прибавляется45двоичное зцачецие числа 28, полученное на выходе преобразователя 2, свыхода масштабирующего сумматора 1считывается окончательный двоичный результат.При преобразовании из двоичногов двоично-десятичный код ца входе 7преобразователя устанавливается управляющий потенциал, настраивающиймасштабирующие Сумматоры 1 - 1 ца3 55Обработку двоичцо-десятичцых кодов,преобразователи 2 - 2 - ца преобраэование из двоичного кода в двоично-десятичный, коммутаторы 3 1 - 3-Реверсивный преобразователь двоичцо-десятичного кода в двоичный,содержащий группу масштабирующих сумматоров, выход каждого масштабируюцего сумматора выходного кода группы, роме последнего, соединен с входом множимого соседнего старшего масштабирующего сумматора группы, выход последнего масштабирующего сумматора является информационным выходом преобразователя, вход режима работы которого соединен с управляющими входамивсех масштабирующих сумматоров группы, причем каждый масштабирующий сумматор состоит из умножителя И сумматора, первый информационный вход которого соединен с выходом умножителя, второй информационный вход сумматора и вхоц умножителя являются соответственно входами слагаемого и множителя масштабцрующего сумматорагруппы, управляющий вход которого соединен с управляющими входами сумматора и умножителя, о т л и ч а юш и й с я тем, что, с целью расширения функциональных возможностей за счет обеспечения преобразования целых чисел и повышения быстродействия, в него введены группы коммутаторов и группу -разрядных преобразователей, причем группы масштабирующих сумматоров ц коммутаторов содержат по ш =-- 1 блоков гдеУ и - число разрядов выходного кода, а 1 - число разрядов входного кода, обрабатываемых одним масштабирующиь сумматором, а группа 1-разрядных преобразователей состоит из (ш+1) блоков, информационные входы первого и второго Е-разрядных преобразователей соединены соотцсгствецно с информационными входами первой и второй групп преобразователя, а управ150 1278 фиР 2 Составитель М.АршавскийТехред М,яндык Корректор М.Шароши Редактор Л,Пчолинская Заказ 4891/56 Тираж 884 Подписное РцИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-издательский комбинат Патент , г,ужгород, ул. Гагарина,101 ляющие входы всех Е-разрядных преобразователей и коммутаторов соединены с входом режима работы преобразователя, выход первого 1 с-разрядного преобразователя соединен с входом множимого первого масштабирующего сумматора группы, выход д-го (2я+1) 1-разрядного преобраэователя соединен с входом слагаемого (-1)-го масштабирующего сумматора, вход множителя которого соединен 5с выходом (д)-го коммутатора группы, первые и вторые входы всех коммутаторов группы соединены соответственно с входами двоичной и двоичнодес.ятичной констант преобразователя.