Преобразователь двоичного кода в двоично-десятично шестидесятиричный код

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИ ХРЕСПУБЛИК 19) я 4 Н 03 М 7/1 ОПИСАНИЕ ИЗОБРЕТЕН устройства по авт.св, В 860054 Цельюизобретения является повышение точности преобразования. Поставленная цельдостигается тем, что в преобразователь содержащий сумматорсотен градусов, двоично-десятичный сумматор 2десятков градусов, сумматор 3 единиц,градусов, сумматор 4 десятков минут, сумматор 5 единиц минут, сумматор 6 десятков секунд, сумматор 2единиц секунд, диады 8 сотен градусовтетрады 9-12 десятков градусов, единиц градусов, единиц минут, единицсекунд, триады 13, 14 десятков минути десятков секунд, дополнительно введены элементы ИЛИ 15-21, 2 ил,(61)(56)В 86 СС2 К ТИРИЧ НЫИавтомаи янляог ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГННТ СССР А ВТОРСКОМУ СВИДЕТЕЛЬСТ 8600544380862/24-2422,02,885,12,89. Бюл, М 46И,Л.Майков, Ф.Г,Шамсут(57) Изобретение относится к тике и вычислительной техник ется усовершенствованием извВ предлагаемом преобразователе получаемое число представимо в виде Ы+ Ьд+р/2,При 0д Ывеличина отбрасы 2ваемой части меньше единицы младшего разряда; 35 40 Лс(+(2 ф а предельная абсолютная погрешностьопределяется максимальным значени 3ем с 1 смакс -2 При - -(5 с с р2где О с йо( ( и е( + дс+/32 250 = Ы++ Д Ы, где й- величина отбрасываемой части, результат представления увеличивается на единицу младшего разряда а, при этом предель 55 ная абсолютная погрешность определяется максимальным значением До(мбсСледовательно, за п тактов к реФДс( = Да + ф Изобретение относится к автоматике и вычислительной технике, можетбыть использовано при построении преобравователей и касается усовершенствования известного устройства поавт,св. М 860054,Целью изобретения является повышение точности преобразования за счетокругления младшего разряда. 10На фиг,1 представлена блок-схемапредлагаемого преобразователя (в качестве примера рассмотрен 14-разрядный преобразователь); на фиг,2 приведена временная диаграммы работы пре 15образователя.Преобразователь двоичного кода вдвоично-десятично-шестидесятиричныйкод содержит сумматор 1 сотен градусов, двоично-десятичный сумматор 2 20десятков градусов, сумматор 3 единиц градусов, сумматор 4 десятковминут, сумматор 5 единиц минут, сумматор 6 десятков секунд, сумматор 7единиц секунд, диады 8 сотен градусов, тетрады 9-12 десятков градусов,единиц градусов, единиц минут, единиц секунд, триады 13-14 десятков минут и десятков секунд, элементы ИЛИ15-21, 30Преобразователь работает следующимобразом."1" ("2", "1") соответственно;5) выходов младших разрядов триад13, 14 с первыми входами элементовИЛИ 20. 21, выходы которых соединеныс входами сумматоров 5, 7 соответст",венно, причем каждый выход подключени 11к двум входам сумматора с весами ,411 1 11,результату преобразования прибавляется половина величины младшего разряда, что приводит к округлению результата,По импульсу начальной установкирегистр устанавливается в исходноеположение, Преобразуемое последовательным кодом младшим разрядом вперед двоичное число, тактируемое тактовыми импульсами, поступает на входсумматора 1 (с весом "1") и на входдвоично-десятичного сумматора 2 (свесом "8"). Тактовые импульсы поступа.ют на синхровходы тетрад (триад, диад) 8-14 регистра. По импульсу округления, совпадающему с первым тактовым импульсом, подаваемому на вторыевходы элементов ИЛИ 15-21, осуществляется запись в регистр сдвинуто/го в сторону младших разрядов числа д(0,1,1)= 2 " при наличии нуляна информационном входе. При наличиина информационном входе единицы происходит сдвиг числа с в сторонумладших разрядов суммирование со 180и запись в регистр.Сдвиг числа д(0,1,) осуществляется схемно, путем соединения:1) выходов тетрад 10- 12 единицминут, единиц градусов, единиц секунд и триады 14 десятков секунд свесами "2" с первыми входами элементовИЛИ 15-18 соответственно, выходы которых соединены с входами сумматоров 3, 5, 7, 6 с весом "1",2) выхода тетрады 11 единиц минутс весом "4" с первым входом элемента; ИЛИ 19, выход которого соединен свходом сумматора 5 с весом "2".;3) остальных выходов старших разрядов тетрад (триад, диад) 8-14 регистра со сдвигом на один разряд в сторону младших разрядов с входами двоичных сумматоров 1,3 - 7 и двоично-десятичного сумматора 2;6) выходов суммы и переноса двоичных сумматоров 1,3 - 7 и выхода суммы двоично-десятичного суммат,1 ра 2 с информационными входами " трад, триад 5 диад 8-14 регистра угла.В каждом следующем такте производится сдвиг содержимого тетра,( триад, диад) 8-14 регистра на один разряд в сторону мпадших и суммирование 10 со 180 при наличии единицы на информационном входе. При наличии нуля на информационном нходе производится толькосдвиг,При наличии единицы в младшем разряде тетрады ( триады, диады производится коррекция. К содержимому следующей младшей тетрады (триады) присдвиге добавляется число 5 (3), тоесть в каждом такте производится деле ние на два содержимого регистра, атакже коррекция, Число тактон преобразования определяется максимальнойразрядностью Преобразуемых чисел,В результате выполнения данных 25операций содержимое регистра представляет собой сумму эквивалентон разрядов двоичного кода преобразуемого числа, выраженную н двоично-десятичношестидесятиричном ходе и округленную 30по существующим правилам.Рассмотрим пример преобразования44-разрядного кода при точности в0,5". Вабота преобразователя иллюстрируется временной диаграммой и таблицей кодов,Так как преобразователь производит4 делений на 2, тс Х= 2 4 0,5 1==2 1 =2" р= 26 324 0Пусть на информационный вход подается код 00010001000101Рассмотримкодограмму (фиг,2), В 1-м такте происходит установка на вторые входыэлементов ИЛИ 15-21 логических единиц 5 которь 1 е по 1-му тактовому импульсу записываются в регистр, то есть записывается сдвинутое в сторону младших разрядов с= 216 32" , и на регистре появляется число 1 08 16 , На всех 50 остальных тактах на вторые входы эле,ментов ИЛИ подается логический О, Суммирование проводится на сумматорах, Элементы ИЛИ служат только дляпредварительного введения в регистр на 1-м такте числасдвинутого в сторону младших разрядов,М так- Операция Результат та 2 1 О 08 163408"17 042+ 832 ф +180 =Деление на +180 Деление наДеление на+180 13 14 Таким образом удается повыситьточность с единицы младшего разрядадо половины веса младшего разряда,формула изобретения Преобразователь двоичного кода в двоично-десятично-шестидесятиричный код по авт,св, В 860054, о т л ич а ю щ и й с я тем, что, с целью повышения точности преобразования в него введена группа элементов ИЛИ, первые входы которых соединены с входом округления преобразователя, второй вход -го элемента ИЛИ группы соединен с выходом (1.+1)-го разряда регистра, а выход д-го элемента группы соединен с входом соответствующего разряда сумматора, гдеравно номеру разряда числа 3 2 " , имеющего единичное значение, где в - вес младшего разряда выходного кода, выход 1-го элемента ИЛИ группы соединен с входом (1-2)-го разряда сумма 1 тора, где- это те номеракоторые являются младшими разрядами диад, триад и тетрад выходного кода,