Преобразователь последовательного кода в параллельный

СОЮЗ СОВЕТСНИХСОЦИАЛ ИСТИЧЕСНРЕСПУБЛИН 9) Я 10099 94 Н ОЗМ 9/О ПИСАНИЕ ИЗОБРЕТЕНИ о СССР 1984. СССРГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЦТИЯМПРИ ГКНТ СССР Н А ВТОРСКОМУ СВИДЕТЕЛЬСТВ(57) Изобретение относится к вычислительной технике и может быть использовано в системах сбора и обрабо ки с испольэованием преобразованиябиполярного последовательного кодав униполярный параллельный код. Цельизобретения - сокращение избыточности преобразователя. Преобразовательсодержит контроллер 1, генератор 2импульсов, каналы 3 преобразования,каждый из которых включает формирователи 4, 5 импульсов, регистр 6 сдвига, преобразователь 7 кода, элементьИ 8-12, триггеры 13-16, дешифратор17, счетчик 18, буферные регистры19, 20, элемент 21 ИЛИ, инверторы 224, блок 25 инверторов, регистр 26ввода, счетный регистр 27 и выходнойрегистр 28. 1 ил.3 151 ОО 9Изобретение относится к областивычислительной техники и может бытьиспользовано в системах сбора и обра.ботки информации с использованиемпреобразования биполярного последовательно кода в униполярный параллель-.ный код.Цель изобретения - сокращение избыточности преобразователя. 1 ОНа чертеже представлена функциональная схема преобразователя кода.Преобразователь содержит контроллер 1, генератор 2 импульсов, каналы3 преобразования, каждый иэ которых 15содержит формирователи 4 и 5 импульсов, регистр 6 сдвига, преобразователь 7 кода, элементы И 8-12, триггеры 13-16, дешифратор 17, счетчик18, буферные регистры 19 и 20, элемент ИЛИ 21, инверторы 22-24, блок25 инверторов, регистр 26 ввода, счетный регистр 27 и выходной регистр 28.Преобразователь работает следующимобразом.При включении питания запускается генератор 2 и импульсы начинают поступать на первые входы элементов И 8 и 11.В начальный момент при отсутствии биполярного кода на входе преобразователя, осуществляющего преобразова-, ние биполярного кода в униполярный, на обоих его выходах (синхронизации и данных) устанавливаются нулевые по35 тенциалы. С выхода синхронизации преобразователя 7 нулевой потенциал поступает на первый вход элемента ИЛИ 21, на вход инвертора 22, с выхода которого потенциал, соответствующий 40 логической "1", устанавливается на входе 8 установки триггера 13. В случае отсутствия частоты с выхода синхронизации преобразователя 7 на вхо" де формирователя 4 импульсов устанав ливается нулевой потенциал; а с выхода формирователя 4 импульсов потенциал, равный логической "1" поступает на второй вход элемента И 8, являясь при этом разрешающим для частоты, по ступающей на первый вход элемента И 8 с генератора 2 Таким образом, импульсы поступают с.выхода элемента И 8 на счетный вход триггера 13, при этом на прямой выход триггера 13 перезаписывается потенциал логического "О", установленного на входе Р данных триггера 13. Указанный потенциал ус" танавливается на входе 8 выбора режима регистра 6 сдвига. Частота с выхода элемента И 8 через элемент ИЛИ 21 поступает на счетный вход регистра 6. Однако записи информации в регистр 6 не происходит, так как на входе вы-. бора режима все время установлен нулевой потенциал. При поступлении биполярного кода на шестой вход канала, конкретно на вход преобразователя 7, с его выхода синхронизации начинают поступать пачки по 32 импульса с паузами 4 ь, где- период частоты поступающих импульсов. Каждому импульсу соответствует 1 бит информации - логический "О" или логическая "1". Первым же пришедшим импульсом.синхрое низации, поступающим на вход Я триггера 13 с выхода инвертора 22, на прямом выходе триггера 13 уставливается уровень логической "1", который поступает на вход выбора режима регистра 6 сдвига. Этот же импульс запускает формирователь 4 импульсов, на выходе которого устанавливается потенциал логического "О", запрещающий прохождение частоты с первого входа элемента И 8 на его выход. Яа входе элемента ИЛИ 21, подключенном к выходу элемента И 8, устанавливается уровень логического "О". С другого входа элемента ИЛИ 21 на его выход проходит первый импульс синхронизации с выхода преобразователя 7 и поступает на счетный вход регистра 6 сдвига. Таким образом, по переднему фронту первого импульса синхрониза,ии на входе выбора режима регистра о устанавливается логическая "1" и по мере поступления этого фронта на счетный вход регистра 6 последний устанавливается в исходное состояние для записи, т.е. первый выходной разряд регистра устанавливается в "О", остальные тридцать один разряд- в состояние логической "1". По заднему фронту первого импульса синхронизации первый бит информации, поступающий с информационного выхода преобразователя 7 на вход 0 данных триггера 14, переписывается на его, триггера 14, выход. Таким образом, первым импульсом синхронизации первый бит информации записывается в триггер 14 и сбрасывается - устанавливается в исходное состояние регистр 6.Положительным передним фронтом второго импульса синхронизации, поступающим на вход формирователя 4,5 151009 последний перезапускается и на его выходе продолжает поддерживаться уровень логического "О", запрещающего прохождение частоты с входа элемента И 8 на его выход, Этим же положитель 5 ным (передним) Фронтом первый бит информации, записанный в триггере 14 и установленный на входе данных регистра 6 предыдущим импульсом син хронизации, записывается в первый разряд регистра б. На втором выходном разряде регистра 6 при этом устанавливается логический "0". По отрицательному фронту второго импульса вто рой бит информации записывается в триггер 14 и устанавливается на входе 0 данных регистра 6. Подобным же образом третьим импульсом синхронизации запускается формирователь 4. 10 Положительным Фронтом третьего импульса в регистр 6 записывается второй бит информации, а отрицательным фронтом в триггер 14 - третий бит информации. Тридцать вторым импульсом 25 в тридцать первом разряде регистра 6 устанавливается тридцать первый бит информации, и в триггер 14 записывается тридцать второй, последний бит. Далее следует пауза между пачками импульсов биполярного кода, длительностью 42, где- период частоты синхронизации.На входе формирователя 4 устанавливается нулевой потенциал, а с его выхода на вход элемента И 8 поступает35 потенциал логической "1", разрешающий прохождение частоты его входа на выход.Положительным Фронтом первого им 40 пульса частоты, поступившей с выхода элемента И 8 на вход элемента ИЛИ 21.и с последнего на счетный вход регистра 6, тридцать второй бит информации, записанный в триггере 14, пе реписывается в регистр 6 и устанавливается на тридцать втором выходе регистра 6, тридцать третий разряд регистра устанавливается в "0". Отри- .ательным Фронтом первого импульса, поступившего с выхода элементаИ 8 на счетный вход С триггера 13, на выходе последнего устанавливается нулевой потенциал, записанный на вход П триггера 13, Нулевой потенциал с выхода триггера 13 поступает на вход 8 выбора режима регистра 6. Процесс пре-. образования закончен. Информационное, тридцатидвухразрядное слово, посту 9 6 пившее на информационный вход канала в биполярном коде, установлено на выходе регистра б в униполярном коде.Непременйое условие работы схемы состоит в том, что частота генератора 2 должна быть таковой, что длительость импульсов, формируемых им, долна быть много меньше 47, где- пеиод частоты синхронизации. Кроме тоо, длительность импульсов, формируеФормирователем 4, должна быть ьше или равнатаким образом, бы на выходе формирователя 4 при ичии частоты синхронизации все мя бып установлен потенциал, запрещающий в момент прохождения частоты синхронизации прохождение частоты. генератора 2 с входа элемента И 8 на е 1 о выходы, т.е. формирователь 4 импульсов должен выделять паузу между информационными словами биполярного кода.Таким образом, каждое тридцатидвухразрядное информационное слово, поступающее на шестой информационный вход канала, выставляется на выходе регистра 6 и устанавливается на входе регистра 28. При этом коде слово сопровождается импульсом синхронизации, который поступает с тридцать третьего выхода регистра 6. Передний фронт указанного импульса формируется после установки тридцать второго бита информации, задний Фронт формируется после сброса регистра 6 по приходу первого импульса синхронизации, следующего за установленным, информационным словом. Первые восемь разрядов информационного слова дешифриуются с помощью двоично-десятичного дешифратора, собранного на регистре 26, элементе И 12, который представляет собой расширитель на 8, и блока 25 инверторов. Регистр 26 в соответствии с установленным на нем адресом формирует на группе входов элемента И 12 уровень логической "1", В этом случае на выходе элемента И 12 Формируется потенциал, который поступает на вход элемента И 9, разрешает прохождение с его другого входа импульса синхронизации на выход элемента И 9 и далее на четный вход регистра 28, Таким образом, в регистр 28 записывается только то слово, адрес которого установлен на регистре 26. С выхода регистра 28 данные устанавливаются на входе Э данных буферного510099 10 15 20 25 40 45 50 регистра 20. По мере поступленияс четвертого входа канала командысчитывания выход буферного регистра20 подключается к входу контроллера1 и данные из буферного регистра 20 переписываются в контроллер 1По команде "Сброс", поступающей на первый вход канала с контроллера, регистр27 и счетчик 18 устанавливаются в"0". На инверсный выход триггера 15указанной командой записывается уровень логической "1", а на прямой выход триггера 16 записывается уровень логического "О", установленного на входе 0 данных триггера 16. Команда "Сброс" предшествует команде "Пуск", по которой инверсный выход триггера 15 устанавливается в нулевой состояние. С инверсного выхода триггера 15 на вход элемента И 10 поступает потенциал, который разрешает прохождение импульса синхронизации, поступающего с выхода элемента И 9 на соответствующий вход элемента И 10.Таким образом, на вход Я установки триггера 16 поступает импульс с выхода элемента И 10. На прямом выходе триггера 16 устанавливается потенциал логической "1", который, поступая на второй вход элемента И 11,разрешает прохождение частоты с егопервого входа на выход. Частота напервый вход элемента И 11 поступаетс выхода генератора 2, С выхода элемента И 11 импульсы поступают навход регистра 27 и начинают накапливаться на нем. Таким образом, после поступления команды "Пуск" и установки на выходе регистра б первого после команды "Пуск" слова, адрес которого установлен на регистре 26, нарегистре 27 начинается отсчет времени, а первый импульс синхронизации,запустивший счет, заносится в счетчик 18 с выхода инвертора 23. Второйимпульс синхронизации, поступающийс регистра б после преобразования второго слова с тем же адресом, устанавливает на выходе счетчика 18 код двойки, который дешифрируется двоично-десятичным дешифратором 17, Перепад уровней с выхода дешифратора 17,соответствующий коду "2", через инвертор 24 поступает на вход формирователя 5. По этому перепаду уровнейпотенциала с выхода формирователя 5формируется импульс, который, поступая на вход К триггера 16, устанавливает его прямой выход в нулевое состояние, и,поступая на вход К триггера 15, устанавливает его инверсныйвыход в единичное состояние. Потенциал с выхода триггера 15 поступаетна вход элемента И 10 и запрещаетдальнейшее прохождение импульсов синхронизации на выход элемента И 10.Потенциал с выхода триггера 16 поступает на второй вход элемента И 11 изапрещает дальнейшее прохождение частоты на вход регистра 27. На выходерегистра 27 формируется код, соответствующий временному интервалу междудвумя словами с одним адресом, установленным на регистре 26. Командойсчитывания, поступающей на третийвход канала с выхода контроллера 1,выход буферного регистра 19 подключается к входу контроллера и код временного интервала, установленный на вхо"де данных 19, поступает с выхода бу"ферного регистра 19 в контроллер 1. Формула изобретения Преобразователь последовательного кода в параллельный, содержащий контроллер, генератор импульсов и в каждом из каналов преобразования - преобразователь кода, первый выход которого соединен с входом первого формирователя импульсов, первый-третий элементы И, первый-четвертый триггеры, счетчик, выходы разрядов которого соединены с соответствующими входами дешифратора, элемент ИЛИ, первый и второй буферные регистры, регистр сдвига и счетный регистр, выход второго триггера соединен с вторым входом элемента И, выходы буферных регистров всех каналов соединены и объединены с входом контроллера, первый и второй выходы которого и выход генератора импульсов соединены соответственно с К-входом счетного регистра, Б-входом первого триггера и объединены первыми входами первого и второго элемен" тов И каждого из каналов преобразования, входы преобразователей кодов каждого из каналов преобразования являются информационными входами преобразователя, о т л и ч а ю щ и й с я тем, что, с целью сокращения избыточности преобразователя, в него введены в каждом из каналов преобразования шина нулевого потенциала, инверторы, блок инверторов, второй форми-,Составитель С.БерестевичТехред Л.Олийнык КоРРектоР С,Черни Редактор Е.Папп Заказ 5830/57 Тираж 884 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5Производственно"издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 9 151009 рователь импульсов, выходной регистр,егистр ввода, четвертый и пятый элементы И, инверсный вход первогориггера соединен с первым входом третьего элемента И, выход которого5 соединен с 8"входом второго триггера и через первый инвертор - с первым входом счетчика, выход дешифратора через второй инвертор и второй форми рователь импульсов соединен с К-вхо" дами первого и второго триггеров, Р-входы которых соединены с шиной ну-. левого потенциала, выход второго элемента И соединен с информационным 15 входом счетного регистра, выход ко" торого соединен с информационным входом первого буферного регистра, второй выход преобразователя кодов соединен с 0-входом третьего триггера,М выход которого соединен с Р-входом регистра сдвига, первый выход которого соединен с первым входом четвертого элемента И, выход которого соединен с вторым входом третьего элемента И 25 и С-входом выходного регистра, выход которого соединен с информационным входом второго буферного регистра, С-вход третьего триггера, первый вход элемента ИЛИ и вход третьего инверто 9 10ра объединены и подключены к первомувыходу преобразователя кодов, выходпервого формирователя импульсов соединен с вторым входом первого элементаИ, выход которого соединен с С-входомчетвертого триггера и вторым входомэлемента ИЛИ, выход которого соединенс С-входом регистра сдвига, вторые выходы которого соединены с Р-входамивторого регистра, первымн входами регистра ввода и через блок инверторовс вторыми входами регистра ввода, выходы которого соединены с соответствующими входами пятого элемента И,выход которого соединен с вторым входом четвертого элемента И, выход четвертого триггера соединен с Б-входомрегистра сдвига, Е-вход которого иВ-вход четвертого триггера соединеныс шиной нулевого потенциала, второйвход счетчика и С-входы первого ивторого триггеров каждого.из каналовпреобразователя подключены к первомувыходу контроллера, третий и четвертый выходы которого соединены с Квходами соответственно первого и второго буферных регистров каждого изканалов преобразования.