Преобразователь параллельного кода в последовательный

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВ ЕТИЛЬСИУ Союз СоветскихСоциалистическихРеспублик 11855651 63) Дополнительное к авт. сеид-ву м Кз 22) Заявлено 1111.79 (21) 2837009/18-24присоединением заявки Йо 6 06 Г 5/О осуаарственный комитет СССР но аелам изобретений и открытий(54) ПРЕОБРАЗОВАТЕЛЬ ПАРАЛЛЕЛЬНОГО КО В ПОСЛЕДОВАТЕЛЬНЫЙлево- выход 25 презова- - его ис-, 30 ост ост Изобретение относится к автома"тике и вычислительной технике и предназначено для использования в раз"личного типа счетно-решающих устройствах, системах и приборах автоматического контроля и регулирования,а также в других. устройствах, осуществляющих преобразование дискретной информации.Известен преобразователь параллельного кода в последовательный,содержащий регистр хранения информации, выполненный на триггерах, подключенных через двухвходовые первые и вторые элементы И к выходному 5триггеру, и распределитель импульсов, выходы которого соединены совторыми входами первых и вторых элементов И, первые входы которых соединены с выходами триггеров регистра 20хранения, а выходы всех первых и выходы всех вторых элементов И соответственно объединены в группы иподсоединены к, единичному и нуму входам выходного триггера,которого подсоединен к выходуобразователя 1.Нед аток данного преобрателя с оит в невозможности пользования при большой частоте обмена информационными словамн.Наиболее близким к предлагаемому является преобразователь параллельного кода в последовательный, содержащий сдвиговый регистр, группу элементов И и выходной элемент И 21.Недостатком данного преобразователя является относительно низкое быстродействие.Цель изобретения - увеличение быстродействия преобразователя.Поставленная цель достигается тем, что в преобразователь паралле" льного кода в последовательный, содержащий сдвиговый регистр, группу элементов И и выходной элемент И, введены дешифратор, регистр управле" ния, входной счетчик, элемент И, счетчик управления, коммутатор и группа сдвиговых регистров, причем выходы старших разрядов всех сдвиговых регистров соединены с информационными входами коммутатора, управляющие входа которого соединены с выходами счетчика управления, а выход ковааутатора соединен с первьва входом выходного элемента И, второй вход которого соединен с тактовым входом преобразователя, с первыми входамиэлементов И, с тактовым входом входного счетчика и с первым входом элемента И, остальные вхОды которого соединены с выходами входного счетчика, а выход элемента И соединен с управляющими входами счетчика управления и регистра управления, выходы которого соединены со вторыми входами элементов И группы, выходы которых соединены со входами сдвига соответствующих сдвиговых регистров, управляющие входы которых соединены с соответствующими выходами дешифратора, а информационные входы сдвиговых регистров являются информационными входами преобразователя, вход дешифратора является адресным входом преобразователя, вход сброса входного счетчика, счетчика управления и регистра управления является входом сброса преобразователя, а выход выходного элемента И является выходом преобразователя.На чертеже представлена функцио - нальная схема преобразователя параллельного кода в последовательный,Преобразонатель параллельного кода в последовательный содержит и сдвигоных регистров 1, дешифратор 2, регистр 3 управления, представляющий собой кольцевой сдвигающий регистр, группу из и элементов И 4, входной счетчик 5, элемент И б, счетчик 7 управления, коммутатор 8, ,выходной элемент И 9. Выходы дешифратора 2 соединены с стробирующими входами соответствующих сдвиговых регистров 1, выходы последних разрядов которых соединены с информационными входами коммутатора 8, управляющие входы которого соединены с выходами разрядов счетчика 7 управления, управляющий счетный вход которого объединен со входом регистра 3 управления и с выходом элемента И б. Входы элемента И б соединены с выходами разрядов входного счетчика 5 и с тактовым входом преобразователя. Этот вход также соединен со вторым входом выходного элемента И 9 и элементов И 4, группы, первые входы которых соединены соответственно с выходом коммутатора 8 и с выходами соответствующих разрядов регистра 3 управления, а выходы элементов И 4 группы соединены с тактовыми входами соответствующих сдвиговых регистров 1Вход сброса соединен с установочными входами регистра 3 управления, входного счетчика 5 и счетчика 7 управления. Вход 10 подачи параллельного кода н сдвиговый регистр 1 соединен с информационными входами сднигоных регистров 1 храненкя, адресный вход 11 со входами дешифратора 2.Устройство для преобразования параллельного кода в последовательный работает следующим образом. Через вход 10 в сднигоные регист-ры 1 подается параллельный код,который необходимо перобразонать впоследовательный, а через вход 11одновременно с преобразуемым кодомв дешифратор 2 подается его адрес.Расшифрованный дешифратором 2 адреспроизводит запись информации н соответствующий сдвигоный регистр 1,Таким образом, массив информации,подлежащий преобразованию, записывается с большой частотой и соответствующие регистры 1.Затем происходит процесс преобразования информации. По входу сброса поступает сиг- .нал, который "обнуляет" входнойсчетчик 5, счетчик 7 управления ивсе, кроме первого, разряды регистра3 упранления, а его первый разрядустанавливается н 1, При этом нначальный момент времени регистр 3 20 управления открывает элемент И 4группы, управляемый импульсамисдвига первого регистра 1, р счетчик 7 управления, выдавая сигналына управляющие входы коммутатора 8, 25 открывает вход для информации, поступающей с первого регистра 1, Потактовому входу поступает и пачексинхроимпульсов, по числу сдвиговыхрегистров 1 - по шестнадцать синхроимпульсов в каждой пачке, Синхроимпульсы поступают на вход входногосчетчика 5, который работает по модулю 16 и на входы выходного элементаИ 9 и элементон И 4 группы. Приэтом каждый синхроимпульс стробируетинформации, поступающую с выходакоммутатора 8, на вход выходного элемента И 9 проходит через открытыйэлемент И 4 группы на вход соответствующего регистра 1, осуществляя позаднему фронту сдвиг информации внем и увеличивая содержимое входного счетчика 5. Таким образом,синхроимпульсы пачки пройдут черезоткрытый элемент И 4 группы на нход 45 соответствующего регистра 1, осуществив его полный сдвиг, с одновременным стробированием каждого бита информации на входе выходного элемента И 9 и выдачи его на выход пре 5 р образонателя. Входной счетчик 5 позаднему фронту каждого пятнадцатогосинхроимпульса каждой пачки открывает элемент И б и шестнадцатый синхроимпульс каждой пачки проходит навыход элемента И б и осуществляетсдвиг единицы в регистре 3 управления,произйодит переключение синхроимпульсов на сдвиг информации в следующем регистре 1 и изменение счетчика 7 управления на единицу, осущефо ствляя переключение следующеговходакоммутатора 8 на его выход. Получается, что каждая пачка синхроимпульсов производит сдвиг информациив соответствующем регистре 1 и осу ществляет его по заднему фронту10 20 25 шестнадцатого синхроимпульса пачки переключение синхроимпульсов на вход следющего регистра 1, и соответственно подключение его выхода коммутатором 8 на вход выходного элемента И 9. По окончании преобразования всей информации устройство находится в исходном состоянии.Данный преобразователь по сравнению с известным обеспечивает повышение быстродействия на величину, определяемую временем преобразования одного информационного слова. Это достигается тем, что в отличие от известного, который каждое принятое информационное слово сразу преобразовывает, предлагаемое устройство принимает весь массив входной информации, а затем его преобразовывает. Такое построение исключает возможность искажений последующей входной информации на момент преобразования предыдущей. формула изобретения Преобразователь параллельного кода в последовательный, содержащий сдвиговый регистр, группу элементов И и выходной элемент И, о т л и - ч а ю щ и й с я тем, что, с целью увеличения быстродействия, в него введены дешифратор, регистр управления, входной счетчик, элемент И, счетчик управления, коммутатор и группа сдвиговых регистров, причем выходы старших разрядов всех сдвиговых регистров соединены с информационными входами коммутатора, управляющие входы которого соединены свыходами счетчика управления, а выход коммутатора соединен с первымвходом выходного элемента И, второйвход которого соединен с тактовымвходом преобразователя,с первымивходами элементов И группы,с тактовым входом входного счетчика и спервым входом элемента И, остальныевходы которого соединены с выходамивходного счетчика, а выход элемента И соединен с управляющими входами счетчика управления и регистра управления, выходы которого соединены со вторыми входами элементов Игруппы, выходы которых соединены совходами сдвига соответствующих сдви"говых регистров, управляющие входыкоторых соединены с соответствующимиходами дешифратора, а информационные входы сдвиговых регистров являются информационными входамипреобразователя, вход дешифратораявляется адресным входом преобразователя, вход сброса входного счетчика, счетчика управления и регистрауправления является входом сбросапреобразователя, а выход выходного элемента И является выходом преобразователя.Источники информации,принятые во внимание при экспертизе1. Ипяпоберский В.И. Основы техники передачи дискретных сообщений.М., "Связь", 1973, с. 141, рис.3,31.2, Авторское свидетельство СССРВ 217712, кл. 6 06 Г 5/04, 06.02.67855651 Составитель М. Аршавскийдактор Н. Минко Техред М.Коштура . Корректор С Заказ 6915/69ВНИИ о филиал ППП "Патент", г.ужгород, ул.Проектна Тираж 745 Государственногелам изобретений Москва, Ж,коми отк ушск Подпта СССРтийнаб д.