Преобразователь двоичного кода вдвоично-десятичный

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(61) Дополните к авт. свид-ву -51)М. К 2) Заявлено,2611,79 (21) 2847742/18 С 06 явки Йо с присое (23) При инеи нем осударственный комитет СССР по делам изобретений н открытийДата опубликования описания 30,07(71) заявите 4) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ДВОИЧНО ДЕСЯТИЧНЫЙ2 н Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователей кодов.И э в ест е н пре обр аз ов а тел ь дв оич ного кода в двоично-десятичйый, содержащии регистр двоичного числа, распределитель импульсов, шифратор, двоично-десятичный сумматор, элементы И, первый вход каждого из которых соединен с соответствующим выходом регистра двоичного числа, а выход с соответствующим входом шифратора, выходы которого соединены со входами двоично-десятичного сумматора 1 . 15Недостаток такого устройства состоит в низком быстродействии, свя" занном с последовательным опросом всех разрядов двоичного числа.Наиболее близким к предлагаемому 20 по технической сущности и схемному построению является преобразователь двоичного кода в двоично-десятичныйт содержащий регистр двоичного числа, шифратор, двоично-десятичный сумматор 1 входы которого соединены с соответствующими выходами шифратора, распределитель импульсов и группы элементов И, выходы которых соединены с соответствукщими входами шиФратора, ЗО первые входы элементов И каждой группы соединены с соответствующим выходом распределителя импульсов, авторые входы элементов И каждой группы соединены с выходами тех разрядов регистра, двоичного числа, значение весов которых не содержит единицв одних и тех же разрядах, последнийвыход распределителя импульсов является управляющим выходом преобразователя 2.Недостатком этого преобразователяявляется также относительно низкоебыстродеиствие, связанное с тем, чтоколичество тактов опроса постояннои не з авис ит от преобраз уе мог о двоичного числа, так к ак рас пределит ельимпульсов генерирует последовательность импульсов с интервалами, рассчитанными на максимально возможноепреобразуемое число. Поэтому коды,представляемые малым количествомдвоичных разрядов, преобразуются еоправданно медленно,Цель изобретения - повышение быстродействия.Для достижения указ йпреобразователь двоичично-десятичныи, содердвоичного числа, шифрдесятичный сумматор, входы которогосоединены с соответствующими выходамишифратора, распределитель импульсови группы элементов И, выходы которыхсоединены с соответствующими входамишифратора, первые входы элементов Икаждой группы соединены с соответствукицим выходом распределителя импульсов, а вторые входы элементов Икаждой группы соединены с выходамитех разрядов регистра двоичного числа, значение весов которых не содержит единиц в одних и тех же разрядахдвоично-десятичного числа, последнийвыход распределителя импульсов является управляющим выходом преобразователя, введена дополнительная группаиз (и) элементов ИЛИ, где и - число групп элементов ИЛИ, а распределитель импульсов содержит последовательно соединенные генератор одиночных импульсов (и - 1) блок управляемой задержки и элемент задержки,выход которого является последнимвыходом распределителя импульсов,входы 1-го (1 = 1и - 1) элементаИЛИ.дополнительной группы соединенысо вторыми входами элементов И (1 ++ 1)-ой группы, а выход 1-го элемента И дополнительной группы соединенс управляющим входом 1-го блока управляемой. задержки.Поставленная цель достигается также тем, что в преобразователе двоичного кода в двоично-десятичный блокуправляемой задержки содержит элемент и первый и второй элементы И,выходы которых через элемент ИЛИподключены к выходу блока управляемойзадержки, первый вход первого элемента И соединен с инверсным входомвторого элемента И и является управляющим входом блока управляемой задержки, сигнальный вход которого соединен со вторым входом второго элемента И и через элемент задержки совторым входом первого элемента И.На фиг. 1 приведена блок-схемапредлагаемого преобразователя наЮфиг, 2 - схема блока управляемой задержки.Преобразователь двоичного кода в двоично-десятичный содержит распределитель 1 импульсов, группы элементов И 2, регистр 3 двоичного числа, двоично-десятичный сумматор 4, дополнительную группу элементов ИЛИ 5,блок б управляемои задержки, генератор 7 одиночных импульсов, элемент 8 задержки, шифратор 9.Преобраз ов атель работае т следующим образом.Генератор 7 одиночных импульсов запускает преобразование подачей импульса на вход первого блока с управляемой задержки. При этом на входы первого элемента ИЛИ 5 дополнительной группы воздействуют выходы первой группы двоичных разрядов таким образом, что в случае отсутствия значащих единиц в первой группе на вы-ходе. первого элемента ИЛИ 5 будет сигнал логического нуля. Блок б управляемой задержки работает таким образом, 5 что при воздействии логич ого нулязадержка в передаче импульса с еговхода на выход отсутствует. Поэтомупри отсутствии значащих единиц в опрашиваемой группе разрядов происходит мгновенный переход к опросу сле"дующей группы. Таким образом, импульсбудет без задержки переходить черезгруппы разрядов, в которых информацияотсутствует до тех пор, пока не будетопрошена та группа, где есть хотя бы 15 один значащий разряд. При этом на выходе соответствующего второго элемента ИЛИ 5 дополнительной группы присутствует сигнал. логической единицы, воздействие которого на вход своего бло ка управляемой задержки приводит кзадержке импульса на выходе данногоблока б на время, достаточное длясуьмирования значащего двоично-десятичного кода в сумматор 4. Элемент 8задержки обеспечивает постоянную задержку сигнала "Конец преобразования"на время окончания переходных процессов в сумматоре 4.Блок б управляемой задержки содержит элементы 2 И 10 и 11 с открытыми ЗО коллекторными выходами, элемент ИЛИ 12который может быть выполнен проводным, выход 13 блока б управляемойзадержки, сигнальный вход 14 передаваемого импульса, управлякщий вход З 5 15, элемент 16 задержки.Если на вход 15 подан нулевой уровень, то сигнал со входа 14 проходитна выход через элемент И 11, минуяэлемент задержки 16. В этом случае 4 О задержка срабатывания блока 6 определяется только задержкой элементаИ 11, Еслиже на вход 15 подан единичный сигнал, то задержка блока 6 оп"ределится суммой задержек элементов 45 10 и 16. Следует отметить, что вькоды элементов И 10-11 могут быть объединены при помощи элемента ИЛИ.Таким обраэом, время преобразования уменьшается в зависимости от пре.образуемого двоичного числа.формула изобретения1. Преобразователь двоичного кода 55 в двоично-десятичный, содержащийрегистр двоичного числа, шифратор, двоична-десятичный сумматор, входы которого соединены с соответствующими выходами шифратора, распредели О тель импульсов и группы элементов И,выходы которых соединены с соответствующими входами шифратора, первые входы элементов И каждой группы соединены с соответствующим зыходсм распределителя импульсов, а вторые вхо"ды элементов К каждой группы соединены с выходами тех разрядов регистрадвоичного числа, значение весов которых не содержит единиц в одних итех же разрядах, последний выход распределителя импульсов является управляющим выходом преобразователя, о тл и ч а ю щ и й с я тем, что, с целью увеличения быстродействия, в него введена дополнительная группа из(и - 1) элементов ИЛИ, где и - числогрупп элементов ИЛИ, а распределитель импульсов содержит последовательно соединенные генератор одиночныхимпульсов (и - 1) блок управляемой задержки и элемент задержки, выход которого является последним выходом 15распределителя импульсов, входы 1-го( - 1,о - 1) элемента ИЛИ дополнительной группы соединены со вторыми входами элементов И ( + 1) -ойгруппы, а выход 1-го элемента. ИЛИ Щдополнительной группы соединен с уп"равляющим входом -го блока управляемой задержки. 2. Преобразователь по п. 1, о тл и ч а ю щ и й с я тем, что в нем блок управляемой задержки содержит элемент задержки и первый и второй элементы И, выходы которых через элемент ИЛИ подключены .к выходу блока управляемой задержки, первый вход первого элемента И соединен с инверсным входом второго элемента И и является управляющим входом блока управ- ляемой задержки, сигнальный вход которого соединен со вторым входом второго элемента И и через элемент задержки со вторым входом первого элемента И,Источники информации,принятые во внимание при экспертизе 1. Сухомлинов М. М., Выхованец В.Н. Преобразователи кодов чисел. Киев, фТехника", 1965, с. 55-59, рис. 7.2. Авторское свицетельство СССР 9 637808, кл. 0 06 Г 5/02, 1978.851394 ставитель М. Аршхред А. Савка Безродна едакт Подпис ноекомитета СССРи открытийская наб., д. ектн ая,Ужгород,аказ 6357/68 Тираж 745 НИИПИ Государств по делам изобре 35, Москва, Жиал ППП "Патеитф,нног е ний Рауш ийрректор С, Некмар