Патенты с меткой «вдвоично-десятичный»

Номер патента: 809155

Опубликовано: 28.02.1981

Авторы: Корнейчук, Пономаренко, Рахлин, Савченко, Тарасенко, Торошанко

МПК: G06F 5/02

Метки: вдвоично-десятичный, двоично-деся-тичного, двоичного, двоичный, кода

...- блок 5 приема информации - вход регистра 1. В каждом 1-ом5цикле (1 = 2, 4 2 п) по сигналу К из блока 9 управления информация, переписываемая из регистра 1 в регистр 2, корректируется сумматором 15. Коррекция заключается в сложении кода регистра 1 с кодом, вырабатываемым блоком 16 коррекции в за- говисимости от содержимого четвертого разряда (цепь 17) регистра 1 в (4)+1)-м такте цикла коррекции К=О, 1, 2, гп - 1).При нулевом значении четвертого разрядаз (4) +1) -м такте блок 16 коррекции вырабатывает код 0000, при единичном значении -код 1101, который в 4)+1) =м, (4)+2)-м,(4) +3) -м и (4) +4) -м тактах последовательномладшими разрядами вперед поступает навход сумматора 15. В цикле коррекции в каждом (4)+4)-м такта выработка сигнала...

Номер патента: 809157

Опубликовано: 28.02.1981

Авторы: Браташова, Смирнов, Тимофеев, Федоров

МПК: G06F 5/02

Метки: вдвоично-десятичный, градусов, двоичного, код, кода, минут, секунд

...7 минут. Сигнал переполнения со счетчика 7 минут оступаст на вход счетчика 6 градусон. Одновременно сигнал со счетчика-формирователя 8 поступает на управляюший 4 счсг пс 9 с постоянным коэффициентом счета, который на каждом 11-ом импульсе воздействует через управляющий вход на счетик-формирователь 8, меняя его коэффициент счета с восьми на левять. Выходы сцетчика-формирователя 8 соединены с дсшиф- О ратором 10 секрл, который преобразует двоичный кол младших разрядов в лвоично-десятичный кол единиц секунд.Когда число, записанное в лвоичном счетчике З,будет считанным ло конца, дешифратор 4 нуля выдает сигнал запрета на элемент И 2, который прекрансает подачу импульсов от генератора 1 в преобразователь, и процесс преобразования...

Номер патента: 842784

Опубликовано: 30.06.1981

Авторы: Колодчак, Роман

МПК: G06F 5/02

Метки: вдвоично-десятичный, двоичного, кода

...скорректированной информации после окончания такта коррекции тетрады. Следует,заметить, что в предлагаемом устройствеодним и тем же тактовым импульсом производится запись откорректированного кода тетрады и подача накоррекцию следующей тетрады, Поэтомутехническая реализация регистра 5 60дОлжна быть таковой, чтобы обеспечитьнеобновление содержимого регистра 5до тех пор, пока не произошла записьоткорректированной предыдущей тетрады. Если регистр 5 реализовать как 65 потенциальный (т.е, информация на его выходе изменяется только тогда, когда она изменилась на входе) и, кроме того, так же реализовать комбинационные схемы корректора и избирательного блока, то возникновение вышеуказанной ситуации исключено.Вспомогательный триггер...

Номер патента: 847318

Опубликовано: 15.07.1981

Автор: Алексеев

МПК: G06F 5/02

Метки: вдвоично-десятичный, двоичного, кода

...9, а выходы комбинационного сумматора 9 через регистр 10 остатка, запись которого осуществляется по заднему фронту импульса записи, соединены со входами второго слагаемого комбинационного сумматора 9, знаковый выход которого соединен с первым входом блока 3 анализа знака числа, а второй вход блока 3 анализа знака числа соединен с одним из выходов блока 2 Формирования управляющих сигналов, другие выходы соединены со входами блока 1 управления вычитанием и другими входами блока 8масштабируемых двоичных эквивалентов.Временная диаграмма работы преобразователя определяется импульсами, поступающими с шины 11 тактовых импульсов, соединенной с одноименным входом блока 1 управления вычитанием, и с шиной 12 начала преобразования (12),...

Номер патента: 849197

Опубликовано: 23.07.1981

Авторы: Дудков, Корнейчук, Пономаренко, Рахлин, Савченко, Тарасенко, Торошанко

МПК: G06F 5/02

Метки: вдвоично-десятичный, двоично-десятичногов, двоичного, двоичный, кода

...циркуляции и режим коррекции определяютсяблоком 7 управления в зависимости отрежима работы преобразователя,В режиме Р 1 по сигналу ПК 1 изблока 7 управления двоичное дробноечисло последовательно с младших разрядов с информационного входа 14 через элемент И-ИЛИ 15 (элементы И 43и ИЛИ 47 на фиг.3).записывается врегистр 2. Преобразование осуществляется пс сигналу ПР 1 из блока 7управления за и циклов.В первом такте (по сигналу Т 1,шина 21) каждого цикла преобразования в Ь-триггер 5 записывается содержимое первого разряда сдвиговогорегистра 2, в 0-триггер б - содержимое первого разряда сдвигового регистра 1, На время преобразованияцепь циркуляции информации регистра1 замыкается со второго разряда иимеет вид: выход второго разряда -цепь 10...

Номер патента: 849199

Опубликовано: 23.07.1981

Автор: Донченко

МПК: G06F 5/02

Метки: вдвоично-десятичный, двоичного, код, кода

...код которых выражается зависимостью 5 д, если 5 др10015 + 0110, если 501001где 5 - выходной двоичной десятичный код,508. - двоичная сумма входных кодов сумматора.Выходной код двоична-шестиричного сумматора 12, производящего суммирование десятков минут, выражается зависимостью5 ,если 5, . ( 1015 ов + 010 если 50101Коммутатор 14 имеет два информационных входа и один управляющий вход, При "0" на управляющем входе на выход коммутатора проходит сигнал с выхода переноса двоично-шестиричного сумматора 12 и при "1" на управляющем входе - сигнал с выхода переноса двоично-десятичного сумматора 8, т.е. двоично-шестиричный сумматор 12 исключается из цепи суммирования,Рассмотрим работу, преобразователя . на примере преобразования...

Номер патента: 851394

Опубликовано: 30.07.1981

Авторы: Куракин, Суворин

МПК: G06F 5/02

Метки: вдвоично-десятичный, двоичного, кода

...наЮфиг, 2 - схема блока управляемой задержки.Преобразователь двоичного кода в двоично-десятичный содержит распределитель 1 импульсов, группы элементов И 2, регистр 3 двоичного числа, двоично-десятичный сумматор 4, дополнительную группу элементов ИЛИ 5,блок б управляемои задержки, генератор 7 одиночных импульсов, элемент 8 задержки, шифратор 9.Преобраз ов атель работае т следующим образом.Генератор 7 одиночных импульсов запускает преобразование подачей импульса на вход первого блока с управляемой задержки. При этом на входы первого элемента ИЛИ 5 дополнительной группы воздействуют выходы первой группы двоичных разрядов таким образом, что в случае отсутствия значащих единиц в первой группе на вы-ходе. первого элемента ИЛИ 5 будет...