Колодчак
Преобразователь двоичного кода вдвоично-десятичный
Номер патента: 842784
Опубликовано: 30.06.1981
Авторы: Колодчак, Роман
МПК: G06F 5/02
Метки: вдвоично-десятичный, двоичного, кода
...скорректированной информации после окончания такта коррекции тетрады. Следует,заметить, что в предлагаемом устройствеодним и тем же тактовым импульсом производится запись откорректированного кода тетрады и подача накоррекцию следующей тетрады, Поэтомутехническая реализация регистра 5 60дОлжна быть таковой, чтобы обеспечитьнеобновление содержимого регистра 5до тех пор, пока не произошла записьоткорректированной предыдущей тетрады. Если регистр 5 реализовать как 65 потенциальный (т.е, информация на его выходе изменяется только тогда, когда она изменилась на входе) и, кроме того, так же реализовать комбинационные схемы корректора и избирательного блока, то возникновение вышеуказанной ситуации исключено.Вспомогательный триггер...
Преобразователь двоичного кода в двоично-десятичный код градусов и минут
Номер патента: 783787
Опубликовано: 30.11.1980
Авторы: Вергун, Колодчак
МПК: G06F 5/02
Метки: градусов, двоично-десятичный, двоичного, код, кода, минут
...первым элементом ИЛИ 15, в зависимости от вида преобразуемого кода.Распределитель импульсов 16 формирует импульсы, необходимые для син О хронизации работы всех узлов преобразователя,Коммутатор 17 служит для поочередного приема содержимого тетрад и выдачи на первый блок коррекции и пред- З 5 ставляет собой элементы И для разрядов каждой тетрады.Первый блок 18 коррекции предназначен для коррекции содержимого тетрад и представляет собой комбинацион ную схему со следующей зависимостью между входными и выходными сигналами.Вход: 0000 0001 0010 0011,0100, 0101 0110, 0111,1000, 1001.Выход: 0000, 0001, 0010, 0011,0100, 1000, 1001, 1010,1011, 1100Входные комбинации двоичных, кодов, 5 пбольшие или равные пяти блокам коррекции,...
Устройство управления группой накопителей цифровой вычислительной машины
Номер патента: 601692
Опубликовано: 05.04.1978
Авторы: Гут, Дунец, Колодчак, Овсяк
МПК: G06F 9/00
Метки: вычислительной, группой, накопителей, цифровой
...в регистр операндов 1 б, а кода операзий - в регистр кода 13, обращение за числовой информацией производится в соответ:твующий накопитель б по регистру операи.3. Вчов 1 б через буферный запоминающий бл клок. В тех случаях, когда операяд, считываемыйиз накопительного биоха б, необходимо использовать несколько раз в цепочке комаяд,то он заносится в буферный запоминающийблок 3, Первое считывание опер.аида произзодится из накопителя б, а последующие -пз буферного запоминающего блока 3 по сигналу сравнения адреса считывания с адресом, хранимь 1 м в буферном,запоминающемблоке 3. Если очередная команда предполагает запись результата предыдущей операциив накопитель б, то результат переписываетсяпо управляющему сигналу с узла формирова ния...
Микропрограммное устройство управления
Номер патента: 564635
Опубликовано: 05.07.1977
Авторы: Дунец, Колодчак, Овсяк
МПК: G06F 9/16
Метки: микропрограммное
...Блок-схема устройства представленана чертеже.Микропрограммное устройство управления. содержит генератор тактовых импульсов 1,узел 2 выделения четных и нечеъных импульсов, элемент И,дешифратор 4адреса, блок 5 памяти, регистры 6, 7 имногоканальный блок выдачи 8.Блок выдачи 8 содержит элементы И9-11, элемент НЕ 12 и дешифратор 13., фУстройство работает следующим образом,Генератор 1 вырабатывает сигналы счастотой повторения.,1, которые опрашивают элементы И 9. Сигнал появляется навыходе того элемента И 9, на входе которого имеется разрешающий потенциал отдешифратора 13, Этот разрешающий потен циал образуется, если разряд признакасоответствующего поля регистра 7 находиЬся в состоянии 1 . С первого выхода узыла 2 выделяются нечетные...
Устройство для преобразования двоичнодесятичных чисел в двоичные
Номер патента: 550633
Опубликовано: 15.03.1977
Авторы: Гут, Дунец, Колодчак, Овсяк
МПК: G06F 5/02
Метки: двоичнодесятичных, двоичные, преобразования, чисел
...сумматора 3 заносится в динамический регистр 1, а сигнал с выхода динамического регистра 1 запоминается в освобожденном от информации четвертом разряде регистра 2 тетрады на один такт, что эквивалентно умножению числа на два. Во втором такте преобразования сигналом, поступающим по шине 7, элемент И 4 открывается, на входы последовательного сумматора 3 поступают через открытый элемент И б код очередного разряда тетрады преобразуемого числа и через открытый элемент И 4 - код с выхода четвертого разряда регистра 2 тетрады, в котором хранится результат умножения числа на два. Сумма, образованная в результате сложения, с выхода последовательного сумматора 3 поступает на вход динамического регистра 1. Происходит второй сдвиг вправо на...