Преобразователь двоичного кода вдвоично-десятичный

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик щ 847318 Ф1г(51)М. Кл.з с присоединением заявки Йо 6 06 Г 5/02 Государственный комитет СССР по делам изобретеиий и открытийДата опубликования описания 15. 07. 81(54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ДВОИЧНОДЕСЯТИЧНЫЙИзобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах вывода информации в ЦВМ.Известен преобразователь двоичного кода в двоично-десятичный,содержащий двоично-десятичный сумматор, дешифратор, декадный счетчик пере- полнений, блоки управления и поразрядного умножения, коммутатор 11 .Недостаток данного устройства состоит в сложности управления и низком быстродействии.Наиболее близким к предлагаемому по технической сущности является преобразователь двоичного кода в двоично-десятичный, содержащий блок управления. вычитанием, тактирующий вход которого соединен с шиной тактовых импульсов, блок формирования управляющих сигналов, установочный вход которого соединен с шиной начала преобразования, входы номера десятичного разряда блока формирования управляющих сигналов соединены с вы.ходами блока управления вычитанием, а выходы соединены со входами номера десятичного разряда блока управления вычитанием, блок анализа знака, вход опроса которого соединен с выходом сигнала продолжения преобразования блока формирования управляющих сигналов, счетчик, группа элементов И и статический регистр, входы которого соединены с выходами группы элементов И, первые входы которых соединены с выходами счетчика, а вторые входы группы элементов И соединены с выходами блока управления вычитанием, вход счетчика соединен с выходом положительного знака блока анализа знака, выход отрицательного знака которого соединен со входом изменения номера десятичного 15 разряда блока управления вычитанием Г 21.Недостаток данного преобразователя двоичного кода в двоично-десятичный состоит в том, что кон- .20 станты вычитания порядков определяются при условии равенства младшего разряда преобразуемого кода единице. При этом отсутствует возможность преобразования кода с учетом любого заданного коэффициента масштабирования,.определяемого ценой младшего разряда, что ограничивает диапазон применяемости устройства.В накапливающем сумматоре происхо дит восстановление отрицательных10 15 20 25 40 45 Я И остатков, которое усложняет управление сумматором и понижает быстродействие преобразователя.Цель изобретения - повышение быстродействия и расширение функциональных воэможностей, заключающихсяв преобразовании кода с заданнымкоэффициентом масштабирования,1Поставленная цель достигается тем,что в преобразователь двоичного кода.в двоично-десятичный, содержащий блокуправления вычитанием, тактирующийвход которого соединен с шиной тактовых импульсов, блок Формирования управляющих сигналов, установочный входкоторого соединен с шиной начала преобразования, входы номера, десятичногоразряда блока формирования управляющих сигналов соединены с выходамиблока управления вычитанием, а выходысоединены со входами номера десятичного разряда блока управления вычитанием, блок анализа знака, входопроса которого соединен с выходомсигнала продолжения преобразованияблока формирования управляющих сигналов, счетчик, группу элементов Ии статический регистр, входы которогосоединены с выходами группы элементов И, первые входы которых соединены с выходами счетчика, а вторыевходы группы элементов И соединеныс выходами блока управления вычитанием, вход счетчика соединен с выходомположительного знака блока анализазнака, выход отрицательного знакаф которого соединен со входом изменения номера десятичного разряда блокауправления вычитанием, введенырегистр масштабного коэффициента, блокформирования масштабируемых двоичныхэквивалентов, комбинационный сумматори регистр остатка, информационныевходы которого соединены с выходамикомбинационного сумматора, вход разрешения записи которого соединен свыходом положительного знака блокаанализа знака, а выходы регистраостатка соединены с первой группойвходов комбинационного сумматора,вторая группа входов которого соединена с выходами блока масштабируемыхдвоичных эквивалентов, а знаковыйвыход комбинационного сумматора соединен со знаковым входом блока анализа знака, выходы регистра масштабного коэффициента соединены со входами масштабирования блока масштабируемых двоичных эквивалентов, входыномера десятичного разряда которогосоединены с выходами блока формирования управляющих сигналов.На фиг. 1 и 2 представлен предлагаемый преобразователь двоичногокода в двоично-десятичный,Преобразователь содержит блок 1управления вычитанием, выходы которого соединены со входами блока 2 формирования управляющих сигналов,блок 3 анализа знака, выход отрицательного знака которого соединен со входом блока 1 управления вычитанием, а выход положительного знака соединен со счетным входом счетчика, выходы которого через группу элементов И соединены со входами соответствующих тетрад статического регистра б, регистр 7 масштабного коэффициента, выходы которого через блок 8 формирования масштабируемых двоичных эквивалентов соединены со входами первого слагаемого комбинационного сумматора 9, а выходы комбинационного сумматора 9 через регистр 10 остатка, запись которого осуществляется по заднему фронту импульса записи, соединены со входами второго слагаемого комбинационного сумматора 9, знаковый выход которого соединен с первым входом блока 3 анализа знака числа, а второй вход блока 3 анализа знака числа соединен с одним из выходов блока 2 Формирования управляющих сигналов, другие выходы соединены со входами блока 1 управления вычитанием и другими входами блока 8масштабируемых двоичных эквивалентов.Временная диаграмма работы преобразователя определяется импульсами, поступающими с шины 11 тактовых импульсов, соединенной с одноименным входом блока 1 управления вычитанием, и с шиной 12 начала преобразования (12), соединенной с одноименным . вхоДом блока 2 формирования управляющих сигналов.Блок 8 масштабируемых двоичных эквивалентов Формирует константы,величина которых огределяется поФормулеСОП 51- 101 РВгде р = О, 1 1, + 2,- порядок преобразуемого числа; в - масштабный коэффициент, вводимый через регистр 7 масштабного коэффициента. Блок 8 масштабируемых двоичных эквивалентов содержит И+К разрядов, причем й - разряды формируют целую часть константы, а К - разряды - дробную. Количество й - разрядов соответствует разрядности преобразуемого кода, а К - разрядов - точности набора дробной части константы.Преобразователь работает следующим образом.В й - разряды регистра 10 остатка вводится преобразуемое число. С приходом сигнала на шину "Начало преобразования" на одном из выходов блока 2 формирования управляющих сигналов появляется сигнал, который в зависимости от масштабного коэффициента посредством блока 8 Формирования масштабируемых двоичных эквивалентов формирует в дополнительномкоде, позволяющим операцию вычитания заменить операцией сложения,константу старшего порядка, котораявводится в комбинационный сумматор9. Если знак остатка комбинационного сумматора 9 положительный, тотактовый импульс с одноименной шины11, через блок 1 управления вычита-нием, блок 2 формирования управляющихсигналов, блок 3 анализа знака числапоступает на вход четырехразрядногодвоичного счетчика 4 и вход записирегистра 10 остатка. В четырехраэрядный двоичный счетчик 4 записывается единица, а в регистр 10 остатка -содержимое комбинационного сумматора 9, при этом на выходе комбинационного сумматора 9 формируется новый остаток, и если его знак положительный, то процесс повторяется.Если знак остатка комбинационногосумматора 9 отрицательный, то тактовый импульс, с выхода блока 3 анализа знака числа через блок 1 управления вычитанием, поступает на входблока 2 формирования управляющих сигналов, который вырабатывает для блока 8 формирования масштабируемыхдвоичных эквивалентов сигнал формирования константы следующего порядка(на единицу меньшего). Одновременнотактовый импульс, с соответствующего выхода блока 1 .управления вычитанием через соответствующую группуэлементов И 5, записывает в тетрадустаршего порядка статического регистра б содержимое четырехразрядного двоичного счетчика 4, Процесс,аналогичный описанному, повторяетсядо тех пор, пока из четырехраэрядного двоичного счетчика 4 не будет передан результат, характеризующий младший порядок преобразуемого двоичного 40кода.Использование изобретения позволяет осуществлять непосредственныйцифровой контроль за аналоговыми величинами, оцифровка которых производится устройствами, имеющими определенные величины масштабных коэффициентовформула изобретения50Преобразователь двоичного кодав двоично-десятичный, содержащий блок управления вычитанием, тактирующий вход которого соединен с шиной тактовых импульсов, блок формирования управляющих сигналов, установочный вход которого соединен с шинойначала преобразования, входы номерадесятичного разряда блока формирования управляющих сигналов соединеныс выходами блока управления вычитанием, а выходы соединены со входаминомера десятичного разряда блокауправления вычитанием, блок анализа знака, вход опроса которого соединен с выходом сигнала продолженияпреобраЗования блока формированияуправляющих сигналов, счетчик,группу элементов И и статическийрегистр, входы которого соединеныс выходами группы элементов И, первые входы которых соединены с выходами счетчика, а вторые входы группы элементов И соединены с выходамиблока управления вычитанием, входсчетчика соединен с выходом положительного знака блока анализа знака,выход отрицательного знака которогосоединен со входом изменения номерадесятичного разряда блока управления вычитанием, о т л и ч а ю щ и йс я тем, что,с целью повышениябыстродействия и расширения функциональных воэможностей, заключающихсяв преобразовании кода с заданнымкоэффициентом масштабирования, внего введены регистр масштабногокоэффициента, блок формированиямасштабируемых двоичных эквивалентов, комбинационный сумматор и регистр остатка, информационные входыкоторого соединены с выходами комбинационного сумматора, вход разрешения записи которого соединен с выходом положительного знака блока анализа знака, а выходы регистра остатка соединены с первой группойвходов комбинационного сумматора,вторая группа входов которого соединена с. выходами блока масштабируемыхдвоичных эквивалентов, а знаковыйвыход комбинационного сумматорасоединен со знаковым входом блокаанализа знака, выходы регистра масштабного коэффициента соединены совходами масштабирования блока масштабируемых двоичных эквивалентов,входы номера десятичного разрядакоторого соединен с выходами блокаформирования управляющих сигналов.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 525945 кл. 6 06 Е 5/02, 1974,2. Авторское свидетельство СССРР 4370 б 9, кл. 6 06 Г 5/02, 1972847318 Составитель Ман Техред З.фант азский Корректорн,едак Подписноеитета СССРткрытийнаб., д; 4 уЬ наз 5500/76 Тираж 745 ВНИИПИ Государственного ком по делам изобретений и о 113035, Москва, Ж, Раушская филиал ППП фПатентф, г. ужгород, ул. Проектн