Преобразователь двоичного кода вдвоично-десятичный

Союз СоветскихСоциалистическихРеспублик пп 842784 К АВТОРСКОМУ СВИДЕТИЛЬСТВУ 61) Дополнительное к авт. сеид-ву(23) Приоритет С Об Г 5/02Н 03 К 13/243 осударственный ко СССР по делаю изобрет и открытий(53) У К б 81,32 53 (088. ата опубликования описания 30. Об,72) Авторы изобретения одчак и 71) Заявитель ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ДВОИЧНО- ДЕСЯТИЧНЫЙ зовае б о ение быя,авторой еги стр ов Г Устройство относится к вычислительной технике и может быть использовано в специализированных устройствах, оперирующих в двоичной системе счисления и выдающих результаты обработки информации для восприятия человеком в десятичной ФормеИзвестны преобразователи двоичного кода в двоично-десятичный, содержащие логические элементы 11,Недостаток этих устройств - невысокое быстродействие и громоздкость.Наиболее близким к предлагаемому устройству по технической сущности является преобразователь двоичного кода в двоично-десятичный, содержащий статический регистр, разделенный на тетрады, выходы которых соединены со входами избирательной схемы, а выхады избирательной схемы соединены с ийормационными входами корректора кода, выходы которого подключены ко входам четырехраэрядного вспомогательного регистра, выходы первого, второго и третьего разрядов которого соединены со входами соответственно вторых, третьих и четвертых разрядов всех тетрад статического .регистра и распределитель импульНедостаток известного ителя - сравнительно низкоедействие.Цель изобретения - повыш5 стродействия преобраэовате Поставленная цель достигаетсятем, что в преобразователь введенвспомогательный триггер, причем О выход четвертого разряда вспомогательного четырехразрядного регистрасоединен с информационными входамитриггера первой (старшей) тетрадыстатического регистра и вспомогательного триггера, выход которогосоединен с информационным входоммладшего разряда второй тетрады сттического регистра, первый выходраспределителя импульсов соединенс первым управляющим входом избирательной схемы, с управляющими входами триггеров третьей (младшей)тетрады статического регистра и суправляющим входом вспомогательного 5 триггера, а второй выход распределителя импульсов соединен со вторымуправляющим входом избирательнойсхемы и с управляющими входами триггеров и первой тетрад статичекого р а, 842784На чертеже показано предлагаемоеустройство,Преобразователь содержит статический регистр 1, распределитель 2импульсов, избирательную схему 3,корректор 4 кода, вспомогательный регистр 5 и вспомогательный триггер б.Статическии регистр 1 предназначен для хранения промежуточных значений преобразования, а также для выдачи окончательного результата преобразования в двоично-десятичном коде. Распределитель 2 импульсов формирует импульсы, необходимые длясиНхронизации работы всех узловпреобразователя.Так как в предлагаемом устройстве из-за ограничения преобразования двумя тетрадами кода (а для цикла преобразования каждой тетрадынужен только один такт) распределитель импульсов должен вырабатывать 20только прямую и инверсную последовательность тактов, то сам распределитель превращается в обычный инвертор,При увеличении значения п преобразуемого кода увеличивается и число тетрад двоично-десятичного эквивалента,поэтому распределитель импульсов также усложняется.Избирательная схема 3 служит дляпоочередного пропускания содержимого Зотетрад на общий корректор кода ипредставляет собой элемент совпадения для разрядов каждой тетрады.Корректор 4 кода предназначен дляанализа и коррекции содержимого тетрад и представляет комбинационнуюсхему, зависимость между входом и выходом которой соледующая:Вход Выход0000 (0) ОООО (0)0001(1) 0001 (1) 400010 (2) 0010 (2)0011(3) 0011(3)0100 (4) 0100 (4)0101 (5) 1000 (8)0110 (б) 1001 (9 )0111 (7) 1 о 1 о(10)1000 (8) 1011(1111001 (9) 1100 (12)Отсюда следует, что входная комбинация кода, имеющая значение 5-9,корректором увеличивается на три.Вспомогательный регистр 5 служитдля хранения четырехразрядной скорректированной информации после окончания такта коррекции тетрады. Следует,заметить, что в предлагаемом устройствеодним и тем же тактовым импульсом производится запись откорректированного кода тетрады и подача накоррекцию следующей тетрады, Поэтомутехническая реализация регистра 5 60дОлжна быть таковой, чтобы обеспечитьнеобновление содержимого регистра 5до тех пор, пока не произошла записьоткорректированной предыдущей тетрады. Если регистр 5 реализовать как 65 потенциальный (т.е, информация на его выходе изменяется только тогда, когда она изменилась на входе) и, кроме того, так же реализовать комбинационные схемы корректора и избирательного блока, то возникновение вышеуказанной ситуации исключено.Вспомогательный триггер б предназначен для промежуточного хранения старшего разряда откорректированной тетрады. Если значение преобразуемого кода п и ей соответствует п тетрад двоично-десятичного эквивалента, то для предлагаемого устройства необходимо будет (и) вспомогательных триггеров.Устройство работает следующим образом,Перед началом преобразования обнуляются все триггеры и регистры, начальное состояние которых влияет на результат преобразования, Обнуляется вспомогательный регистр 5, статический регистр 1 и вспомогательны триггер б.Го первому такту (Т 5) в младший разряд младшей тетрады статического регистра записывается старший разряд преобразуемого двоичного кода, в статический регистр записывается откорректированная младшая тетрада со сдвигом на один разряд влево (старший разряд тетрады записывается в вспомогательный триггер б и передается вторая тетрада кода на коррекции). Во время этого такта (Т 1) происходит коррекция кода второй тетрады согласно вышеописанному алгоритму и запись откорректированного результата в регистр 5, По второму такту (Т 2) записывается откорректированная вторая тетрада в статический регистр со сдвигом на один разряд влево, а на свободное место образовавшееся в результате этого сдвига (в младший разряд второй тетрады) - содержимое вспомогательного триггера б, а такхе подается на коррекцию младшая тетрада. Во время такта Т 2 происходит коррекция младшей тетрады и запись откорректированного результата в регистр 5, Последующему такту (Т 1) записывается следующий разряд преобразуемого двоичного кода, и циклы преобразова. - ния (коррекции и записи со сдвигом) тетрад продолжаются до тех пор, пока в статический регистр по дальнгшему такту (Т 2) не запишется последний (младший) разряд преобразуемого двоичного кода. После этого в статическом регистре 1 находится двоично-десятичный эквивалент преобразуемого числа.Очевидно, что общее время преобразования двоичного числа ,ро) в842784 Формула изобретения Составитель Л. ЫагянТехред Н.Ковалева Корректор Ю,Макаренко Редактор И, Ковальчук Тираж 745 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Заказ 510 159 Филиал ППП "Патент", г. Ужгород, ул. Проектная 4У предлагаемом устройстве при о 2составляет с р = (Т 1 + Т 2)(и),где Т 1 = Т 2. = Т, сР,= 2 Т (и)Таким образом, быстродействиепредлагаемого преобразователя в двараза выше известного. Преобразователь двоичного кода в двбично-десятичный, содержащий статический регистр, разделенный на тетрады, выходы которых соединены со входами избирательной схемы, а выходы избирательной схемы соединены с информационными входами корректора кода, выходы которого подключены к входам четырехразрядного вспомогательного регистра, выходы первого, второго и третьего разрядов которого соединены со входами соответственно вторых, третьих и четвертых разрядов всех тетрад статического регистра и распределитель импульсов, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия,введен вспомогательный триггер, причем выход четвертого разряда вспомогательного четырехразрядного регистра соединен с информационнымивходами триггера первой (старшей)тетрады статического регистра ивспомогательного триггера, выходкоторого соединен с информационнымвходом младшего разряда второй тетрады статического регистра, первыйвыход распределителя импульсов соединен с первым управляющим входом избирательной схемы, с управляющимивходами триггеров третьей (младшей)тетрады статического регистра и суправляющим входом вспомогательного 15 триггера, а второй выход распределителя импульсов соединен со вторымуправляющим входом избирательнойсхемы и с управляющими входамитриггеров второй и первой тетрад ста 20 тического регистра,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР Р 616627, кл. С 06 Г 5/02, 12 04.76. 2. Авторское свидетельство СССР Р 434404, кл. 6 06 Г 5/02, 08.09.72