Преобразователь прямого двоичнодесятичного кода b дополнительныйдвоично-десятичный код

Союз Советских Социалистических Ресттублик(22) Заявлено 06.07,79 (21) 2792652/18-24 Ф)м Кд3 с присоединением заявки Но(23) Приоритет С 06 Р 5/02 Государстеенный комитет СССР но делам изобретений и открытийОпубликовано 150481 Бюллетень Йо 4 Дата опубликования описания 15. 04. 81Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано в цифровых устройствах для формирования дополнений десятичных чисел.Известен преобразователь прямого двоично-десятичного кода в дополнительный двоично-десятичный код,.содержащий десятичный сумматор блок инверторов и два корректирующих сумматора Ц .Недоотаток этого преобразователя- низкая скорость преобразования, связанная с необходимостью прибавления единицы к исходному коду с последую щим прибавлением десяти к содержимому тех тетрад, где не был выработан сигнал переноса. Кроме того, относительно велик объем аппаратурыНаиболее близким по технической 20 сущности и схемному решению к предлагаемому является преобразователь прямого двоично-десятичного кода в дополнительный двоично-десятичный ,код, содержащий и тетрад элементов НЕ, где и - число десятичных разрядов преобразуемого кода, входы которых являются входами преобразователя, и суммирующих блоков, каждый. из кот рых содержит первый, второй 30 и четвертый полусумматоры, элементИЛИ и два элемента НЕ, информационные входы суммирующих блоков соединены с выходами элементов НЕ соответствующих тетрад, входы второго ичетвертого полусумматоров каждогосуммирующего блока соединены с выходами переноса соответственно первого и третьего полусумматоровтого же суммирующего блока, выходысуммы которых являются соответственно выходами первого и третьегодвоичных разрядов каждого десятичного разряда преобразователя, выходсуммы второго полусумматора соединен с входом первого элемента НЕи с первым входом элемента ИЛИ тогоже суммирующего блока, второй входкоторого соединен с выходом переносавторого полусумматора того же суммирующего блока, а выход элементаИЛИ соЕдинен со вторым входомтретьего полусумматора того же суммирующего блока, выход суммы четвертого полусумматора соединен совходом второго элемента НЕ того жесуммирующего блока 21 . Недостаток данного преобразователя также состоит в относительно -822174 х 4 х х 2 х х 4 х 3 х 2 х Р у 4 узу 2 у 1 у 4 уЗ у 2 у 1 Р у 4 0 0000 1 0001 2 0010 11111 1 1010 0000 0 1001 0 1000 0 0111 1 1001 1 1000 1110 1001 1101 1000 низком быстродействии и больших аппаратных затратах.Цель изобретения - увеличение быстродействия преобразователя и его упрощение.Поставленная цель достигается тем, что в преобразователь прямого двоично-десятичного кода, в дополнительный двоично-десятичный код, содержащий и тетрад элементов НЕ, где и число десятичных разрядов преобразуемого кода, входы которых являются входами преобразователя, и суммирующих блоков, каждый из которых содержит первый, второй третий и четвертый полусумматоры, элемент ИЛИ и два элемента НЕ, информационные входы 15 суммирующих блоков соединены с выходами элементов НЕ соответствующих тетрад, входы второго и четвертого полусумматоров каждого суммирующего блока соединены с выходами переноса 20 соответственнопервого и третьего полусумматоров того же суммирующего блока, выходы суммы которых являются соответственно выходами первого и тРетьего двоичных Разрядов каждого 5 десятичного разряда преобразователя, выход суммы второго полусумматора соединен с входом первого элемента НЕ и с первым входом элемента ИЛИ того же суммирующего блока, второй вход которого соединен с выходом переноса второго полусумматора того же суммирующего блока, а выход элемента ИЛИ соединен со вторым входом третьего полусумматора того же суммирующего блока, выход суммы четвертого полусумматора соединен со входом второго элемента НЕ того же суммиРующего блока, дополнительно введены три группы из и элементов И, причем первый и второй входы элементов И 40 первой группы соединены соответственно с выходами первого элемента НЕ и выходом суммы четвертого полусумматора, соответствующего суммирующего блока, входы элементов И второй груп пы соответственно соединены с выходами суммы второго полусумматора, второго элемента НЕ соответствующего суммирующего блока, а выходы элементов И первой и второй групп являются выходами второго и четвертого двоичных разрядов соответствующего десятичного разряда преобразователя, первый и второй входы элементов Итретьей группы соответственно соединены с выходами первого и второго элементов НЕ соответствующего сумми рующего блока, выход элемента Итретьей группы -го (=1=(и) десятичного разряда соединен со вторымвходом первого полусумматора (+1)-госуммирующего блока, второй вход первого полусумматора первого суммирующего блока является входом добавленияединицы преобразователя.На чертеже представлена блок-схема одного десятичного разряда предлагаемого преобразователя.Преобразователь содержит тетраду1 элементов НЕ, суммирующий блок 2,выполненный на полусумматорах 3-6,элементе ИЛИ 7, элементы НЕ 8 и 9,а также элементы И 10, 11 и 12,вход13 добавления единицы, выход 14переноса в следующий старший десятичный разряд. Входы преобразователясоединены со входами тетрады 1 элементов НЕ, выходы которой подключеныко входам суммирующего блока 2 (кпервым входам полусумматоров 3-6).Второй вход полусумматора 3 соединенс входом 13 добавления единицы,вторые входы полусумматоров 4 и 6 соединены соответственно с выходами переноса полусумматоров 3 и 5, выходыкоторых подключены соответственнок выходам первого и третьего разрядавыходного числа. Выход суммы полусумматора 4 соединен со входом элемента НЕ 8, с первым входом элементаИ 11 и с первым входом элемента ИЛИ7, второй вход которого подключен квыходу переноса полусумматора 4, авыход элемента ИЛИ 7 соединен совторым входом полусумматора 5. Выходсуммы полусумматора 6 соединен совходом элемента НЕ 9 и с первым входом элемента И 10, второй вход которого объединен с первым входом элемента И 12 и подключен к выходу элемента НЕ 8. Выход элемента НЕ 9 соединен со вторыми входами элементовИ 11 и 12, выходы элементов И .10 и11 соединены соответственно с выходами второго и четвертого разрядов выходного числа, а выход элемента И12 подключен к выходу 14,Преобразователь работает следующим образом. На входы преобразователя в данномразряде поступает двоичнодесятичное число х 1 х 2 х х, которое может принимать значейие от 0 до 9. На выходе тетрады элементов НЕ формируется инверсное значение двоично-десятичного числа х хх+.У 4 У 2 У 2 У822174 3 0011 4 0100 5 О 1 О 1 б 0110 7 0111 8 1000 9 1001 О 0110 11 ОО 1 0111 0111 1011 . 1 0110 О 11 О О О 1 О 1 0 0100 1 О 1 О 1 О.1 О 1 1. О 1 ОО 1 ОО 11 1 оо 1 о 1 ООО 1 О 1 О 1 1 ОО 1 О 1 ОО О ОО 11 О ОО 10 О ООО 1 о оооо 1 ООО ОО 11 О 111 О 11 О ОО 10 ООО 1 Преобразователь прямого двоичнодесятичного кода в дополнительныйдвоично-десятичный код, содержащийи тетрад элементов НЕ, где ичисло десятичных разрядов преобразуемого кода, входы которых являютсявходами преобразователя, и суммирующих блоков, каждый из которых содержит первый, второй, третий ичетвертый полусумматоры, элемент ИЛИи два элемента НЕ, информационныевходы суммирующих блоков соединеныс выходами элементов НЕ соответствующих тетрад, входы второго и четвертого полусумматоров каждого суммирую щего блока соединены с выходами переноса соответственно первого и третьего полусуммагоров того же суммирующего блока, выходы суммы которых яв,ляются соответственно выходами перво го и третьего двоичных разрядов каж,дого.десятичного разряда преобразователя, выход суммы второго полусумматора соединен с входом первогоэлемента НЕ и с первым входом элемента ИЛИ того же суммирующего блока, второй вход которого соединенс выходом переноса второго полусумматора того же суммирующего блока,а выход элемента ИЛИ соединен совторым входом третьего полусуммато- ЬО ра того же суммирующего блока, вы-,.ход суммычетвертого полусумматора соединен со входом второго элемента НЕ того же суммирующего блока, о т л и ч а ю щ и й с я тем, что, с целью В зависимости от сигнала (Р) навходе 13 добавления единицы с помощью суммирующего блока 2 осуществляется суммирование инверсногозначения двоично-десятичного числах 4 хзх 2 х либо с числом 1011 (11),либо с числом 1010 (10),В первом разряде (=1) многоразрядного двоично-десятичного числа,а также в любом -ом разряде, еслив предыдущих младших разрядахдвоично-десятичного числа содержатсятолько нули, на входе 13 добавления единицы должен быть сигнал логической единицы, В этом случае кинверсному значению входного числаприбавляется число 1011.Если входное число в данном разряде равно 0000 (0) и во всех младших разрядах входные числа равны О,то при суммировании инверсного значения 1111 с числом 1011 на выходесуммирующего блока 2 формируетсячисло у у у у равное 1010. Однакоав этом случае должно формироватьсявыходное число уа у уу, равное 0000,поэтому на выходах второго и четвертого разрядов суммирующего блока 2введены элементы И 10 и 11, которыепозволяют исключить формирование логических единиц во втором и четвертом разрядах при одновременном присутствии логических единиц в этихразрядах на выходах элементов НЕ 8и 9.Одновременное формирование логи-,ческих единиц на выходе сумматора 2кодов во втором и четвертом разрядахозначает, что в данном -ом разрядеи во всех младших разрядах входныечисла равны 0 одновременно. В этомслучае на выходе 14 с помощью элемента И 12 формируется сигнал логической единицы, который поступаетна вход добавления единицы аналогичной схемы в 1+1 разряд двоичнодесятичного числа (не показан).Если хотя бы в одном младшемразряде число не равно нулю, то навходе 13 преобразователя имеетсясигнал логического нуля, и к инверсному коду входного числа в данномразряде прибавляется число 1010.ь этом случае на выходе 14 всегдаформируется сигнал логического нуля,Таким образом, предлагаемый преобразователь позволяет совместитьво времени операции добавления единицы и коррекции (добавления числа10), что практически вдвое позволяет повысить скорость преобразования,Предлагаемый преобразователь позволяет упростить конструкцию известных преобразователей за счет упрощения десятичного сумматора, устранения одного из корректирующих 25 сумматорОв и за счет управления преобразовалетем. Формула изобретенияоставитель М. Аршаэскийехред Е.Гаврилешко Корректор Редактор Л. Наурск Рошк Заказ 1857/7 Тираж 745 ВНИИПИ Государственного ком по делам изобретений и от 035, Москва, Ж-З 5 РаушскаяПодпиитета Скрытийнаб., д аеР 4/5 илиал ППП "Патент", г. Ужгород, ул, Проектная,4 увеличения быстродействия и упрощения преобразователя,в него введенытри группы из и элементов И, причемпервый и второй входы элементов Ипервой группы соединены соответственно с выходами первого элементаНЕ и выходом суммы четвертого полусумматора, соответствующего суммирующего блока, входы элементов Ивторой группы соответственно соединены с выходами суммы второго полусумматора, второго элемента НЕ соответствующего суммирующего блока,а выходы элементов И первой и второй группы являются выходами второгои четвертого двоичных разрядоэ соответствующего десятичного разряда 15преобразователя, первый и второйвходы элементов И третьей группысоответственно соединены с выходами первого и второго элементов НЕ соответствующего суммирующего блока, выход элемента И третьей группы -го(=1=(п) десятичного разряда сое .динен со вторым входом первого полусумматора +1-го суммирующего блока,второй вход первого полусумматорапервого суммирующего блока являетсявходом добавления единицы преобразователя.Источники информации,принятые во внимание при экспертизе1. Электронная вычислительная машина ЕС 1050. Под ред. А.М. Ларионова,М., "Статистика", 1976, с. 78,рис. 3.16.2. Гутников В,С. Интегральнаяэлектроника в измерительных приборах, Л., "Энергия", 1974, с, 59-60