Устройство декодирования для коррекции модуля ошибок

(5 Ц ОБРЕТ ПИСА К АВТО ы эксздат, жное нико- Радио Я ительконт ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР МУ СВИДЕТЕЛЬСТ(71) Минский радиотехнический инст(54) УСТРОЙСТВО ДЕКОДИРОВАНИКОРРЕКЦИИ МОДУЛЯ ОШИБОК(57) Изобретение относится к вычислной технике, а именно к устройствам роля запоминающих устройств, и может быть использовано для повышения надежности запоминающих устройств. Целью изобретения является расширение области применения устройства за счет коррекции модуля ошибок для кодов, не содержащих в информационных модулях проверочных матриц единичных подматриц, Устройство содержит блок 1 вычисления синдрома, блок 3 сумматоров по модулю два, блок 6 сравнения, блок 7 определения местоположения ошибочных разрядов в модулях. Устройство позволяет осуществлять коррекцию модуля ошибок с помощью кодов, задаваемых проверочными матрицами, содержащими произвольные подматрицы в информационных модулях. 3 ил,5 10 л г.20 30 35 40 45 50 55 Изобретение относится к вычислительной технике, а именно к устройствам контроля запоминающих устройств, и может быть использовано для повышения надежности запоминающих устройств,Известны устройства декодирования для контроля памяти, содержащие блок вычисления синдрома, дешифратор синдрома, селекторы ошибок, корректирующие сумматоры по модулю два, позволяющие производить коррекцию ошибок в любом одном разряде кодового слова на основе использования кодов Хемминга,Однако подобные устройства не позволяют корректировать ошибки в модулях подблоках кодового слова с известными границами), которые возникают при отказах м но го раз рядн ых Б И С ЗУ.Наиболее близким по технической сущности к изобретению является устройство декодирования для контроля модуля ошибок, содержащее блок вычисления синдрома, входы которого соединены с контрольными и информационными входами устройства и первыми входами блока корректирующих сумматоров по модулю два, первые выходы блока вычисления синдрома соединены с первыми входами блока сравнения, вторыми входами соединенного с выходами блока вычисления частичных синдромов, выходы блока сравнения соединены с первыми входами блока элементов И, вторыми входами соединенного с входами блока вычисления частичных синдромов и вторыми выходами блока вычисления синдрома, выходы блока элементов И соединен ы с вторыми входами блока корректиру:ощих сумматоров по модулю два, выходы блока корректирующих сумматоров по модулю два являются выходами устройства.Известное устройство позволяет испоавить модуль ошибок длины Ь и может быть реализовано только для проверочных матриц, содержащих в верхней нижней половине единичные подматрицы размера Ь и Ь. Это существенно ограничивает область применения устройства,Цель изобретения - расширение области применения устройства за счет коррекции модуля ошибок для кодов, не содержащих в информационных модулях проверочных матриц единичных подматри ц.Поставленная цель достигается тем, что устройство декодирования для коррекции модуля ошибок, содержащее блок вычисления синдрома, входы которого соединены с контрольными и информационными входами устройства и первыми входами блока сумматоров по модулю два, первые выходы блока вычисления синдрома соединены с первыми входами блока сравнения, вторыми входами соединенного с выходами блока вычисления частичных синдромов, выходы блока сравнения соединены с первыми входами блока элементов И, выходы которого соединены с вторыми входами блока сумматоров по модулю два, выходы блока сумматоров по модулю два являются выходами устройства, дополнительно содержит блок определения местоположения ошибочных разрядов в модулях, входы которого соединены с вторыми выходами блока вычисления синдрома, а выходы - с входами блока вычисления частичных синдромов и вторыми входами блока элементов И,Предлагаемое устройство позволяет декодировать различные модульные коды как коды с единичными подматрицами в проверочных матрицах, так и без них, что сущест.енно расширяет функциональные возмож ости устройства по контролю ошибок,На фиг. 1 представлена блок-схема устройства; на фиг.2 - проверочная матрица Н 1 кода (16,8) для коррекции модуля ошибок длины Ь, построенного в поле Галуа с порождающим полиномом РХ) = х +Х+1; на фиг. 3 - реализация блока определения местоположения ошибочных разрядов в модулях для кода с проверочной матрицей Н 1. Реализация блоков вычисления синдрома, вычисления частичных синдромов сравнения известна. В этих блоках используются элементы И, ИЛИ, НЕ и сумматоры по модулю два.Устройство декодирования для контроля ошибок содержит блок 1 вычисления синдрома, входы 2 которого соединены с контрольными и информационными входами ус.гройства и первыми входами блока 3 сумматоров по модулю два, первые 4 и вторые 5 выходы блока вычисления синдрома соединены соответственно с первыми входами блока б сравнения и входами блока 7 определения местоположения ошибочных разрядов в модулях, вторыми входами 8 блок сравнения соединен с выходами блока 9 вычисления частичных синдромов, входы 10 которого соединены с выходами блока определения местоположения ошибочных разрядов в модулях и вторыми входами блока элементов И 11, первые входы 12 блока элементов И соединены с выходами блока сравнения, а выходы 13 - с вто;ми входами блока сумматоров по модулю два, выходы 14 которых являются выходами устройства,,о о В предложенном устройстве используются проверочная матрица модульного кода, не содержащая в информационных модулях единичных подматриц. В качестве конкретного выполнения на фиг, 2 представлена проверочная матрица Н 1 кода (16,8), .задаваемого полиномом Р(Х) = х+Х+1, позволяющая корректировать мо 4дуль ошибок длины Ь 4, Возможности этого кода по коррекции модуля ошибок известны, поэтому доказательства коррек. ции кодом модуля ошибок длины Ь в обрабатываемых словах можно не приводить.В примере конкретного исполнения на фиг. 3 рассматривается реализация блока определения местоположения ошибочных разрядов в модулях для верхних подматриц матрицы Н 1.Устройство работает следующим образом.Кодовое слово поступает на входы 2 блока 1 вычисления синдрома, На выходах 5 и 4 блока 1 в соответствии с проверочными уравнениями, полученными из матрицы Н, фОрмИруЮтСя раэряды СиндрОма, Я= (Я 1 Я 2), Например, для применяемого кода фиг. 2 эти разряды вычисляются следующим образом;С 1 = а 1+аг+ав+ав+а 7+а 9 Сг = аг+аз+ав+ав+а 7+ав+а 1 оЯ 1 ) Сз = а 1+аз+а 4+ав+а 7+ав+а 11С 4 = а 1+а 4+ав+ав+ав+а 12 г СБ = а 1+аг+аз+а Б+ав+а 13Я 2 1 С 6 = а 1+аг+аз+а 4+а 7+ав+а 14/С 7 = аг+аз+а 4+а 5+а 7+ав+а 18 ( Св = а 1+аг+а 4+аБ+ав+аы где ас (0,1) - разряды слова, поступающие на входы 2 Ьлока 1, из них а 9-16 являются контрольными, остальные информационными.Сигналы на выходах 0 блока 7 представляют собой векторы ошибки для каждого информационного модуля и вычисляются по синдрому Я 1 (выход 5 блока 1), а именно Е =Та - Я 1, гдеТа - -Та (2"-1) - 1=Т апредставляет собой матрицу размером вха, построеннуо в поле Галуа ОГ(2 П) Та =(ц 1а аЦДля применяемого кода (фиг. 2). 5 1 1 1Ег =.Та Я 1=сРа сРсР Я 1 =01101 О 11 0 О6101 1:О1 1 0 01Местоположение ошибочного модуляопределяется путем вычисления частичных синдромов Я; = А Е в блоке 9 по сигналам Е 1 для каждого модуля (сигналы на выходах 10 блока 7) и сравнения в блоке 6 сигналов на выходах 8 блока 9 с синдромом Я 2, поступающим с выходов 4 блока 1. Для рассматриваемого кода 20 1110 Я 1-А 1, Е 1:"0 1 1 1 1 1.0 1 0 0 1 О 1 = 0 0 1 Е 1 = Та Я 1- Т а Я 1, Е 2- Т а . Я 1= :Т а Я 1. 5 Допустим, произошла ошибка во втором и третьем разрядах первого модуля, тогда Я 1 = 1010, Я 2 = 0001. На выходах 10 блока 7 будут присутствовать сигналы;Е. Т 11, Я( 14 13 12 11), Я 25 - " 1 0Я 2=А 2 Е 2, 0 10110 О1О О30 Равенство Я 1 = Я 2 = 0001 указывает нато, что ошибки произошли в первом модуле, а вектор ошибки Е 1 = 0110 (информация искажена во втором и третьем разрядах), Сигналы о векторе с выходов 13 блока 11 поступают на входы блока 3, где происходит коррекция в ошибочном модуле считываемой из входов 2 информации. Исправленная информация поступает на выходы 14 устройства.При ошибках в проверочных разрядахна выходах 13 блока 11 будут нулевые сигналы и информация с входов 2 поступит без изменения на выходы 14 устройства. Если в качестве верхних информационных подматриц в матрице Н используются единичные подматрицы, то сигналы с входа 5 блока 7 проходят без изменения на выход 10. В дальнейшем схема работает аналогично описанному.Технико-экономические преимуществопредложенного устройства декодирования для контроля модуля ошибок по сравнению с прототипом заключаются в расширении функциональных возможностей устройства по контролю ошибок. А именно; известное устройство позволяет исправить модуль ошибок длины Ь с помощью кодов, содержащих в проверочной матрице единичные подматрицы размером Ь х Ь, тогда как предложенное устройство - как с помощью кодов, задаваемых матрицей Н с единичны1741177 ми подматрицами в информационных модулях, так и без них. Таким образом, предложенное устройство обладает более широкими возможностями по контролю модульных ошибок. Формула изобретения Устройство декодирования для коррекции модуля ошибок, содержащее блок вычисления синдрома, блок сумматоров по модулю два, блок сравнения, блок вычисления частичных синдромов, блок элементов И, выходы которого соединены с входами первой группы блока сумматоров по модулю два, выходы которого являются информационными выходами устройства, входы первой и второй групп блока вычисления синдрома соединены соответственно с входами второй и третьей групп блока сумматоров по модулю два и являются контрольными и информационными входа 7 " 7 7. , . а,а,у В, 1 г,10 Д ф у Й 2,10 р у 4"( а 1 пппппапи 1 аппаап а 1 папаапа 1101 0 0010000 па аппппап п п паапапа п пп ааапа 1 ПО 100 О 00001 100 01 10 1011 10 01 1 110 ,У 1 11 1101 ми устройства, выходы первой группы блока вычисления синдрома соединены с входами первой группы блока сравнения, входы второй группы которого соединены соответст венно с выходами блока вычислениячастичных синдромов, выходы блока сравнения соединены с входами первой группы блока элементов И, о т л и ч а ю щ е е с я тем, что, с целью расширения области примене нияустройства за счет коррекции модуляошибок для кодов, не содержащих в информационных модулях проверочных матриц единичных подматриц, в него введен блок определения местоположения ошибочных 15 разрядов в модулях, входы которого соединены с выходами второй группы блока вычисления синдрома, а выходы первой и второй групп - соответственно с входами второй группы блока элементов И и входами 20 блока вычисления частичных синдромов соответственно,1741177 Составитель М.ЛапушкиТехред М,Моргентал орректор Н.Ревска нду еда ктор Т ССС оизводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 аз 2088 ВНИИПИ Госу Тираж венного комите 113035, Москва Подписноепо изобретениям и открытиям и35, Раушская наб 4/5