Устройство декодирования для коррекции одиночных ошибок с одноразрядным выходом

) (0 505 Н 03 М 13/02, 0 11 С 29/О ГОСУДАРСТВЕННОЕ ПАТЕНТВЕДОМСТВО СССР(ГОСПАТЕНТ СССР) ПИСАНИЕ ИЗО РЕТЕНИЯ" " =:зюВУ К АВТОРСКОМУ СВИДЕТЕЛЬС Изобретение относится к вычислитель ной технике, а именно к устройствам конт- роля заггоминающих устройств, и может быть использовано для повышения надежности запоминающих устройств с одноразрядной организацией,Целью изобретения является повышение надежности устройства за счет снижения аппаратурных затрат при коррекции одиночных ошибок модульными кодами.На фиг, 1 представлена блок-схема устройства; на фиг, 2 - реализация третьего мультиплексора; на,фиг. 3 - одна иэ возможных реализаций преобразователя адреса,.построенного согласно таблице йстинйости, О(таблица 1); на фиг.4 - проверочная матрицаиспользуемого модульного коДа. .; ЬУстройство декодирования для коррек-.ции одиночных ошибок с одноразрядныМвыходом, содержащее первый 1, второй 2,третий 3 мультиплексоры, блок 4,формиро-:вания четности, элемент И 5, корректиру-ющий сумматор 6 по модулю. два,преобразователь адреса 7, информацйонные входы 8 первого и третьего мультиплексора соединены с контрольными и 1 2(21) 4919459/24 одиночных ошибок модульными кодами, (22) 18.03.91.Это достигается использованием провероч- (46) 07.04.93. Бюл. М 13: ных матриц модульнь)хг кодов, введением (71) Минский радиотехнический институт третьего мультиплексора и преобразовате- (72) В.К,Конопелько - ля адреса, новых связей. Введение этих бло- (56) Сагалович Ю.Л, и Щербаков Й,С. Выбор ков позволяет вйчислгять не полный набор системы кодирования для защитй запрми- разрядовпроверокначетйость,атослькодва нающих устройств от ошибок. - Проблемы разряда и, кроме того, уменьшать до одного передачи информации, 1984, М 1, с. 19-27. число элементов И и сумматоров по модулюАвторское свидетельство СССР два. В связи с этим уменьшается в Ь раз (Ь - % 1501174, кл. 0 11 С 29/00, 1988. длина модуля) сложность блока формирования четностй, число элементов И и коррек- (54) устРОйСтВО ДЕКОДИРОВАНИЯ ДЛЯ тирующих сумматоров по модулю два, что КОРРЕКЦИИ. ОДИНОЧНЫХ ОШИБОК С приводит к сокращенйю аппаратурных за- ОДНОРАЗРЯДНЫМ ВЫХОДОМ трат на реелизациюустройствадекодирова- (57) Изобретение относится к вычислитель- ния для коррекции одиночных ошибокФ ной технике, а именно к устройствам конт- одноразрядным выходом, а Следовательно, З ролязапоминающих устройств, и может к повышению надежйости устройства. Устбыть использовано для повышения надеж- ройство декодирования для коррекцйи одй-.ноьсти полупроводниковых запоминающих ночных ошибок с одноразрядным выхоДОг устройств с одноразрядной органиэацией. содержиттри мультиплексора, блок форМи-: .мь, . Целью изобретения является повышение рованиячетности; преобразователь:адрееа;.,надежности устройства эа счет снижения корректиругющийсумматорпомодпулюдм.й аппаратурных затрат при декодированииэлемент И, 4 ил.; 1 табл.Л ., ООинформационными входами устройства, ад- первого разряда на выходы 13 мультиплекресные входы 9 первого мультиплексора со- сора 3 выделяются (1, 8, 11, 14, 21) разряединенц с первыми адресными входами ды, а при опросе пятого разряда - (2, 5, 12, преобразователя адреса и первыми адрес, 22) разряды, Эти разряды, поступая в ными входамиустройства, вторые адресные. 5 блок 4, формируют второй разряд четности входы 10 преобразователя адреса соедине, Таким образом, на выходах 13 и 12 мульны с вторыми адресными входами устройст- типлексоров 1, 3 всегда выделяются раэряа и адресными входами второго ды, один из которых - опрашиваемый на мультиплексора, выходы 11 преобразовате- выход устройства, а на выходах 14, 15 блока 4 я адреса соединены с адресными входами 10 4 устанавливаются два разряда четности; третьего мультиплексора, выходы 12 перво- При несоблюдении четности, т,е. когда на . го мультиплексора соединены с информаци- выходах 14 и 15 присутствуют единичные бнными входами второго мультиплексора и сигналы, фиксируется наличие ошибки в Вторыми входами блока формирования чет- опрашиваемом разряде. В результате едииости, первые входы 13 которогосоединены 15 ничный сигнал с выхода 16 элемента И 5 в с выходами третьего мультиплексора, пер- сумматоре 6 инвертирует на обратный сигвый 14 ивторой 15 выходы блокаформиро- нал опрашиваемого разряда с выхода 17 еания четности соединены соответственно мультиплексора 2; на выход 18 устройства с первым и вторым входами элемента И, поступает исправленный сигнал опрашивавыход 16 которого соединенс первым вхо емого разряда.дом корректирующего сумматора по моду- Таким образом, технико-экономическоелю два, второй 17 вход и выход 18 преимущество предложенного устройства корректирующего сумматора по модулю два декодирования для коррекции одиночных соединены с выходом второго мультиплек- ошибок с одноразряднь 1 м выходом по срав- . сора и выходом устройства. 25 нению с прототипом заключается в повышеВ примере конкретной реализации ис-нии надежности устройства за счет пользован корректирующий код(24, 16), по- снижения аппаратурных затрат благодаря зволяющий корректировать как одиночные, исключению блоков перестановки и сравнетак и модули ошибок длины Ь = 4 за исклю- ния, уменьшения до двух разрядов четности чением ошибок во всех разрядах модуля, 30 (вместо 2 Ь), до одного элементов И и проверочная матрица которого дана на корректирующего сумматора (вместо Ь элефиг. 4, ментов И и Ь сумматоров).Устройство работает следующим обра- Ф о р м у л а и з о б р е т е н и я зом. Устройство декодирования для коррекПри считывании сигналы с контрольных 35 ции одиночных ошибок с одноразрядным и информационных разрядов 8 блока памя- выходом, содержащее блок формирования ти (не показай) поступают на первый 1 и четности, первыйи второймультиплексоры, третий 3 мультиплексоры под управлением корректирующий сумматор по модулю два и .сигналов на адресйьх входах 9; на выходах элемент И, причем информационные входы выделяются сигналы с разрядов (1, 5, 9, 13, 40 первого мультиплексора являются инфор), или(2, 6, 10, 14, 18), или(3, 7, 11, 15, 19), мациОнными и контрольными входами устили (4, 8, 12, 16, 20), которые, поступая на ройства, первыми адресными входами :входы блока 4, формируют на выходе 14 которого являются адресные входы первого сигнал четности, а на выходе 17 мультиплек- мультиплексора, адресные входы второго сора 2 под Управлением вторых адресных 45 мультиплексора являются вторь 1 ми адрес- входов 10 выделяется опрашиваемый раз- ными входами устройства, первый и второй .ряд(один из четырех информационных при- . выходы блока формирования четности соесутствующих на выходах 12 мультиплексора дийены соответственно с первым и вторым 1). Одновременно в преобразователе адре- входами элемента И, выход которого соедиса 7 происходит изменение сигналов на вхо нен с первым входом корректирующего сумдах 9 под управлением сигналов на входах матора по модулю два, О т л и ч а ю щ е е:с я 10-следующим образом (таблица). тем, что, с целью повышения надежности заБлагодаря подобному преобразованию счет снижения аппаратурных затрат, в негосигналов на входах 9 в сигналы на выходах введены преобразовйфь адреса и третий 11 на выходы 13 мультиплексора 3 выделя мультиплексор, информационные входы коютсясигналы с разрядов(1,8,11,14, 21), или торого соединены с информационными и (2,5,12,15,22),или(3,6,9,16,23), или(4,7, контрольными входами устройства, адрес, 13,24) в зависимости от опрашиваемого ные входы третьего мультиплексора соедина выход устройства разряда (из какого из нены с выходом преобразователя адреса, четырех модулей). Например, при опросе первыйивторойвходыкоторогосоединенысоответственно с первыми и вторыми адресными входами устройства, выходы третьего мультиплексора соединены с первыми входами блока формирования четности, вторые входы которого и информационные входы второго мультиплексора соответственно объединены и . подключены к выходам первого мультиплексора, выход второго мультиплексора соединен с вторым входом корректирующего 5 сумматора по модулю два, выход которогоявляется выходом устройства.- - -:- - - - 1- - -+ -1 1 И1Мб 1 11 1 1Фиг Л Составитель В.КонопелькоТехред М.Моргентал Корректор ЛЛЪлипенк Редактор Т,Рожков Подписное м и открытиям при ГКНТ СССР аб 4/5 Заказ 1385 Тираж ВНИИПИ Государственного комитета по изобретен 113035, Москва, Ж, Раушска