Запоминающий элемент

ОП ИСАНИЕИЗОБ РЕТЕ Н ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскикСоциалистическиеРеспублик и 773738(22) Заявлено 17.04.79 (21) 27 53296/18-2с присоединением заявки РЙ(5 )М. Кл,Гасударственный комитет С 11 С 11/34 ао делан иаабретеккй к открытнй(54) 1Изобретение относится к вычислительной технике, в чвсности к запоминающим устройствам цифровых вычислительных машин.Известен запоминающий элемент на МДП-транзисторах, содержащий триггер, управляющие МДП-транзисторы, разрядные и адресные шины 11.Известен также запоминающий элемент, содержащий триггер на МДП-транзисторах с нвгрузочными МДП-транзистором и диодом, включенными в разные плечи триггера 121.Наиболее близким по технической сущности к предлагаемому является запоминающий элемент, содержащий триггер на МДП-транзисторах и управляющий МДП-транзистор, сток (исток) которого соединен с одним из плеч триггера, исток (сток) соединен с разрядной шиной, а затвор - с адресной шиной 3.Недостатком известных запоминающих элементов является значительное потребление мощности. 2Кроме того, статические запоминающие элементы на МДП-транзисторахтребуют увеличенных геометрическихразмеров транзисторов, что в случаеинтегрального исполнения увеличивает 5площадь, занимаемую таким запоминающим элементом на кристалле. Как правило, такие схемы потребляют в момент переключения сравнительно большую мощность и обладают малой надеж- ФОностью из-за частого пробоя подзатворного диэлектрика в мощных управляющихтранзисторахЦелью изобретения является уменьшение потребляемой мощности.Поставленная цель достигается тем,что в запоминающий элемент, содержащий триггер, выполненный на первом,втором, третьем и четвертом МДП-транзисторах, причем затворы третьего ичетвертого МДП гранзисторов, сток первого и сток второго МДП-транзисторовсоединены со стоком (истоком) пятогоМДП-транзистора, исток (сток) которого77 37 3подключен к разрядной шине, а затвор - к адресной шине тактовую шину и шину питания, введены шестой МДП-транзисто и диод, катод которого соединен с тактовой шиной и затвором шестого МДП-тран 5 зистора, исток шестого МДП-транзистора подключен к шине питания, а сток - к истокам второго и четвертого МДП-транзистров, анод диода соединен с истоками первого и третьего МДП-транзисторов.На чертеже представлена электрическая схема изобретения.Запоминающий элемент содержит первый, второй, третий и четвертый МДП-транзисторы 1-4, образующие триггер 5, разрядную шину 6, адресную шину 7, пятый МДП-транзистор 8, диод 9, тактовую шину 10 и шестой МДП-транзистор 11.Устройство работает следующим образом.При записи логической ф 1" в исходном состоянии на шины 6 и 7 подается логическая "1", а на шину 10-"О". За логический "0" принимается нижний уровень напряжения (В), а за логическую "1" - верхний уровень (ь+Е 1 ). В этом случае транзистор 8 закрыт, а транзистор 11 открыт и в триггере 5, состоящем из транзисторов 1-4, хранится информация полученная от предыдущей записи. В следующий момент времени снимается питание триггера 5, т.е, на шину 10 подается "1" и транзистор 11 закрывается. Далее идет перепись "1" с шины 6 в триггер 5, для чего на адресную35 шину 7 подается лигический "О", а через некоторый промежуток времени включа ется питание триггера 5 путем подачи на шину 10 логического "0", после чего40 триггер 5 (без динамического потребления) готов к хранению записанной в него информации. При подаче на адресную шину 7 "1" транзистор 8 закрывается и происходит хранение логической "1 ".Для считывания логической "1" на43адресную шину 7 подается "О", транзистор8 открывается и логическая "1" черезшину 6 поступает на транзисторы 3 и 4.лПри записи и считывании логического "0" 38 фочевидно, что все действия идентичны за исключением того, что предварительно на шине 6 присутствует логический "0" и в процессе запуска триггер 5 устанавливается в противоположное положение.Таким образом, предлагаемый запоминающий элемент обладает меньшей потребляемой мощностью за счет того, что триггер 5 предварительно подготавливается к работе до момента подачи сигналов на шину 10 тактовых импульсов,формула изобретения Запоминающий элемент, содержащий триггер, выполненный на первом, втором, третьем и четвертом МДП-транзисторах, причем затворы третьего и четвертого МДП-транзисторов, сток первого и сток второго МДП гранзисторов соединены со стоком (истоком) пятого МДП-транзистора, исток (сток) которого подключен к разрядной шине, а затвор - к адресной шине, тактовую шину и шину питания, о т л и ч а ю щ и й с я тем, что, с целью уменьшения потребляемой мощности, в него введены шестой МДП - транзистор и диод, катод которого соединен с тактовой шиной и затвором шестого МДП-транзистора, исток шестого МДП-транзистора подключен к шине питания, а сток - к истокам второго и четвертого МДП-транзисторов, анод диода соединен с истоками первого и третьего МДП-транзисторов. Источники информации,принятые во внимание при экспертизе1.Старос ф. Г. и др. Полупроводниковые запоминающие устройства, "Энергия", Л., 1973, с. 48-53.2. Авторское свидетельство СССРМр 431554, кл. С 11 С 11/40, опублик. 1974.3. Сборник Микроэлектроника". ПодРед Лукина ф. В. "Советское радио",М вып. 5, 1975, с. 135, рис. 5 а7737 38Составитель А. Воронин Редактор Т. Кугрышева Техред А.Ач Корректор Г. Решетник Заказ 7517/69 Тираж 662 Подписное ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Л 1 осква, Ж, Раушская наб., д. 4/5 филиал ППП "Патент", г. Ужгород, ул. Проектнаи, 4