Патенты с меткой «интегральных»

Номер патента: 1340477

Опубликовано: 30.11.1993

Авторы: Голубев, Латышев, Ломако, Прохоцкий, Савенок, Тарасова

МПК: H01L 21/26

Метки: интегральных, схем

...области базы и коллектора транзисторов радиационных дефектов, концентрацией которых управля;от выбором флюэнса облучения, отличаощийся тем, что, с целью повышения воспроизводимости параметров при увеличении быстродействия, после операции соединения элементов проводящими дорожками по всей поверхности схемы наносят защити-перехода составляет 1,80,2 мкм, толщина активной базы - "О,9-1 мкм,С помощью фотолитографии вскрьвают контактные окна над коллекторной, базовой и эмиттерной областями транзисторов и контактными площадками резисторов, напыляют металлизацию, по которой создают электропроводящие дорожки, обеспечиваощие в нужной последовательности соединенля между элементами интегральной схемы ИС. Далее наносят по асей поверхности схемы слой...

Номер патента: 1223784

Опубликовано: 30.11.1993

Авторы: Латышев, Ломако, Прохоцкий, Соловьев, Тарасова

МПК: H01L 21/26

Метки: интегральных, схем

...1,х В:.О/ай ОК И 1 СОКОГО ) 1)ОИ 1(1;,;,;. - ВХОДЦОИ 1к низкого ровня Па 1 л 0)(Оццае цаг)р 1)ке 1 Р 18 питацР 1/ сост 1 ляла - 5,2 В, 1-а 1 ластице и)з)0 ци/1 и 00 р 1 "1 ую 1 рОВ-Ок)/ ).ехцэ фн" ;ци 01 иравацие и строили Г 1 стООГрдмлы РзсгРеДеле 11 Я :ЗРамт08 Г 10 Ос) аткла" дывд/и 0 цашециа числа фу ц:;Р 01 иру 10- 1 ЗМ 80 Е 1)/ Г)аРаМетРКГОлнаму чис.)схем ца 1;лзстице, па Оси Х - 3; ач 811 я а 18 лиг ируемаГО Г 1 арз/18;ра. г 13- ,)акааКУ , ГОДЫе) 8 1 Ы 1 ЗОВОДРОи ( 11ЛСсл 1 С) У Ь й Я"О 1 /1 У, 1 ак, 111;)им 3 р, па ) эза)1 цым Т)ГОДными язля 10 тс /С с гзлР;янам)1 Й,х1,6 В, ), ,50 мкА.ИсОльзавание в техцалаРчес ам працсссе Операций )адиациацна"термической Обрабг)ткиицтегрэльцы;пагак .=- 1,0 х 10 час Ги -.; см 1 Р) /д0 Сп в 1 дР)ла...

Номер патента: 1839241

Опубликовано: 30.12.1993

Авторы: Воеводин, Воронков

МПК: G01R 31/28

Метки: влаги, интегральных, корпусах, обнаружения, схем

...температур в нижней части корпуса ИС, к которой примыкает кристалл с внутренней стороны, и верхней части корпуса. При охлаждении нижней части корпуса и кристалла до точки росц на ее внутренней стороне и поверхности структуры происходит преимущественное осаждение влаги иэ внутрикорпусного объема. Осаждаемая влага выделяет тепло, стабилизирующее температуру поверхности структуры около точки росы Тр.Термочувствительный параметр (ТЧП) Орд характеризует температуру Т приповерхностного слоя структуры. Модуль его производнойОпрУменьшается в области точки росы (Т = Тр) и увеличивается при ТТр, когда процесс осаждения влаги в основном завершен. На двухкоординатном самописце 5 регистрируют зависимость -Ооряц от Одрях(криваяна фиг,1), которой...

Номер патента: 695418

Опубликовано: 15.01.1994

Авторы: Ваганов, Гончарова

МПК: H01L 21/18

Метки: интегральных, кремния, механоэлектрических, монокристаллического, преобразователей

СПОСОБ ИЗГОТОВЛЕНИЯ ИНТЕГРАЛЬНЫХ МЕХАНОЭЛЕКТРИЧЕСКИХ ПРЕОБРАЗОВАТЕЛЕЙ ИЗ МОНОКРИСТАЛЛИЧЕСКОГО КРЕМНИЯ, включающий термическое окисление пластин, двустороннюю фотолитографию, изготовление тензочувствительных компонентов, формирование мембран локальным травлением кремния, отличающийся тем, что, с целью упрощения технологии изготовления и увеличения диапазона линейного преобразования, после термического окисления пластин проводят формирование мембран локальным травлением, удаляют весь окисел с пластин, снимают с обеих сторон пластин тонкий слой кремния в полирующем травителе, проводят термическое окисление и двустороннюю фотолитографию, после чего изготовляют тензокомпоненты.

Номер патента: 1463059

Опубликовано: 30.01.1994

Авторы: Белов, Бритвин, Ваганов

МПК: H01L 21/28

Метки: выполнения, интегральных, межсоединений, микросхемах, элементов

СПОСОБ ВЫПОЛНЕНИЯ МЕЖСОЕДИНЕНИЙ ЭЛЕМЕНТОВ В ИНТЕГРАЛЬНЫХ МИКРОСХЕМАХ, включающий выполнение на кристаллах в первом слое металлизации дорожек, соединяющих элементы с контактными площадками для контроля, контроль элементов и выполнение второго слоя металлизации с помощью фотошаблонов с контактными площадками для межсоединений, отличающийся тем, что, с целью упрощения способа, контактные площадки для контроля элементов одинакового функционального назначения выполняют в отдельных минимально возможных по площади участках поверхности кристалла, после контроля элементов разрушают металлизированные дорожки, связывающие контактные площадки для контроля с бракованными элементами, а контактные площадки второго слоя металлизации формируют нанесением...

Номер патента: 1471901

Опубликовано: 15.02.1994

Авторы: Брюхно, Громов, Добровичан, Коновалов, Опалев, Шер

МПК: H01L 21/82

Метки: диэлектрической, изоляцией, интегральных, компонентов, кремниевых, структур, схем

СПОСОБ ИЗГОТОВЛЕНИЯ КРЕМНИЕВЫХ СТРУКТУР С ДИЭЛЕКТРИЧЕСКОЙ ИЗОЛЯЦИЕЙ КОМПОНЕНТОВ ИНТЕГРАЛЬНЫХ СХЕМ, включающий формирование на кремниевой монокристаллической подложке диэлектрического слоя, изготовление из этого слоя маски с окнами для вытравливания разделительных канавок, вытравливание в подложке разделительных канавок, формирование маски с окнами для вытравливания подложки при получении монокремниевых участков с уменьшенной толщиной, формирование монокремниевых участков с уменьшенной толщиной вытравливанием подложки через окна маски, заращивание окон этой маски оксидом кремния, осаждения на полученный рельеф опорного слоя поликремния, удаление части подложки до вскрытия монокремниевых участков с уменьшенной и увеличенной толщиной,...

Номер патента: 1480683

Опубликовано: 15.02.1994

Авторы: Прокофьев, Урицкий, Шаталов

МПК: H01L 21/82

Метки: диэлектрической, изоляцией, интегральных, компонентов, кремниевых, структур, схем

СПОСОБ ИЗГОТОВЛЕНИЯ КРЕМНИЕВЫХ СТРУКТУР С ДИЭЛЕКТРИЧЕСКОЙ ИЗОЛЯЦИЕЙ КОМПОНЕНТОВ ИНТЕГРАЛЬНЫХ СХЕМ, включающий вытравливание в кремниевой подложке рельефа, формирование на рельефе слоя изолирующего оксида кремния, осаждение легированного слоя поликремния, наращивание опорного слоя поликремния, удаление части подложки с вскрытием монокремниевых участков, отличающийся тем, что, с целью улучшения электрических характеристик интегральных схем за счет уменьшения и стабилизации заряда в слое изолирующего оксида кремния, слой легированного поликремния осаждают толщиной 0,5 - 2,0 мкм, а в качестве легирующего элемента используют бор с концентрацией в слое поликремния 1017 - 2

Номер патента: 1345976

Опубликовано: 28.02.1994

Авторы: Глущенко, Красножон, Смирнов

МПК: H01L 21/82

Метки: затвором, интегральных, мдп-транзисторов, микросхем, поликремниевым

СПОСОБ ИЗГОТОВЛЕНИЯ МДП-ТРАНЗИСТОРОВ ИНТЕГРАЛЬНЫХ МИКРОСХЕМ С ПОЛИКРЕМНИЕВЫМ ЗАТВОРОМ, включающий создание на монокремниевой подложке полевого окисла, подзатворного окисла и поликремниевого затвора, формирование областей истока и стока, создание межслойной изоляции, вскрытие контактов и создание металлизации, отличающийся тем, что, с целью упрощения технологии изготовления и повышения быстродействия МДП-транзисторов и степени интеграции МДП БИС на их основе, после создания поликремниевого затвора проводят его окисление при 800 - 900oС, травление окисла кремния по всей поверхности структуры до удаления его над участками формирования областей истока и стока и через полученную маску проводят ионное легирование монокремния для...

Номер патента: 807917

Опубликовано: 15.04.1994

Авторы: Ваганов, Гончарова

МПК: H01L 21/82

Метки: интегральных, кремниевых, механоэлектрических, преобразователей

СПОСОБ ИЗГОТОВЛЕНИЯ ИНТЕГРАЛЬНЫХ КРЕМНИЕВЫХ МЕХАНОЭЛЕКТРИЧЕСКИХ ПРЕОБРАЗОВАТЕЛЕЙ, включающий операции термического окисления кремниевой пластины, совмещение элементов преобразователей на ее противоположных сторонах, изготовление тензочувствительных компонентов и формирование упругих элементов методом локального анизотропного травления кремния, отличающийся тем, что, с целью увеличения выхода годных преобразователей и расширения диапазона линейного преобразования, после термического окисления кремниевой пластины удаляют с одной ее стороны окисный слой и напряженный приповерхностный слой кремния, изготавливают тонкий окисный слой термическим окислением кремниевой пластины, а после операции совмещения элементов преобразователя изготавливают...

Номер патента: 1739805

Опубликовано: 30.04.1994

Авторы: Брюхно, Громов, Шер

МПК: H01L 21/76

Метки: высоковольтных, диэлектрической, изоляцией, интегральных, схем

СПОСОБ ИЗГОТОВЛЕНИЯ ВЫСОКОВОЛЬТНЫХ ИНТЕГРАЛЬНЫХ СХЕМ С ДИЭЛЕКТРИЧЕСКОЙ ИЗОЛЯЦИЕЙ, включающий нанесение на кремниевую монокристаллическую пластину n-типа проводимости защитного покрытия, фотолитографию по защитному покрытию, вытравливание разделительных канавок, удаление защитного покрытия, формирование на полученном рельефе высоколегированного слоя n-типа проводимости, формирование диэлектрической пленки на основе оксида кремния, формирование на поверхности пластины областей монокристаллического кремния, соответствующих расположению мощных высоковольтных транзисторов, эпитаксиальное наращивание кремниевой подложки с монокристаллическими и поликристаллическими участками, удаление монокристаллической кремниевой пластины до вскрытия дна...

Номер патента: 1707995

Опубликовано: 30.07.1994

Авторы: Валеев, Глебов, Железнов, Кузьмин, Лезгян, Фишель, Хрусталев

МПК: C23C 14/35

Метки: интегральных, межсоединений, металлизации, схем, формирования

...камере держать относитезльно высокое рабочее давление (7 10 - 1 10) мм рт.ст, и обеспечивать откачку диссорбированных атомов гаэоотделения со стенок рабочей камеры при значительном их нагреве во время процесса распыления сплавной мишени АТ 0,5, для стабильности режимов распыления подбирают размер щели между рабочей и общей камерами или в камере делают калибровочное отверстие, чтобы одновре 10 15 20 25 30 35 40 менно обеспечить сопротивление газовому потоку откачки и выдержать необходимый перепад давлений. При этом необходимо отрегулировать подачу плазмообраэующего Аг и откачку потока газоотделений, при этом необходимым условием является Ррвб.квмерыРдегвзвции+ Р дг где РдгРдегазвций активных примесей, в составе Рдегвзвции пик М 2 должен...

Номер патента: 1695777

Опубликовано: 30.07.1994

Авторы: Загороднев, Кузнецов, Сулимин, Фатькин, Фишель, Шишко

МПК: H01L 21/28

Метки: интегральных, межсоединений, схем

СПОСОБ ИЗГОТОВЛЕНИЯ МЕЖСОЕДИНЕНИЙ ИНТЕГРАЛЬНЫХ СХЕМ, включающий формирование на подложке с активными и пассивными элементами проводников, формирование межуровневой изоляции путем нанесения первого диэлектрического слоя, сглаживания рельефа и нанесения второго диэлектрического слоя, формирование межуровневых окон и проводников верхнего уровня, отличающийся тем, что, с целью повышения надежности и выхода годных изделий, первый диэлектрический слой наносят толщиной 0,6 - 0,8 толщины межуровневой изоляции, а сглаживание рельефа осуществляют методом магнетронного ВЧ-распыления части первого диэлектрического слоя в среде аргона или удельной мощности на подложке 0,7 - 3 Вт/см2, давлении 1 - 4

Номер патента: 1477175

Опубликовано: 30.07.1994

Авторы: Алексеев, Валеев, Гущин, Сулимин, Шишко

МПК: H01L 21/28

Метки: интегральных, металлизации, создания, схем

1. СПОСОБ СОЗДАНИЯ МЕТАЛЛИЗАЦИИ ИНТЕГРАЛЬНЫХ СХЕМ, включающий формирование на полупроводниковой подложке с активными и пассивными элементами проводников различной ширины, нанесение диэлектрической пленки, нанесение пленки резиста, локальное удаление пленки резиста с использованием литографического процесса, формирование органической пленки из жидкой фазы, одновременное травление органической и диэлектрической пленок до вскрытия проводников, отличающийся тем, что, с целью повышения надежности и процента выхода годных схем за счет улучшения планаризации рельефа проводников, локальное удаление пленки резиста проводят над центральной частью поверхности проводников так, что оставшаяся часть пленки резиста покрывает пространство между...

Номер патента: 1766214

Опубликовано: 15.08.1994

Авторы: Валеев, Железнов, Красников, Кузнецов, Лезгян, Наливайко

МПК: H01L 21/306

Метки: интегральных, рельефа, сглаженного, создания, схемах

1. СПОСОБ СОЗДАНИЯ СГЛАЖЕННОГО РЕЛЬЕФА В ИНТЕГРАЛЬНЫХ СХЕМАХ, включающий формирование на полупроводниковой подложке с активным и пассивным элементами проводников различной ширины, нанесение диэлектрической пленки, формирование фоторезистивной маски с окнами над центральной частью проводников, травление диэлектрической пленки, удаление фоторезиста и формирование переходных контактных окон, отличающийся тем, что, с целью повышения выхода годных за счет упрощения и повышения воспроизводимости процесса сглаживания диэлектрика, наносят диэлектрическую пленку толщиной h 2,5 d, где d - толщина проводников, травление диэлектрической пленки проводят жидкостным методом на глубину,...

Номер патента: 1738042

Опубликовано: 15.09.1994

Авторы: Ачкасов, Мешеряков, Цыбин

МПК: H01L 21/82

Метки: больших, интегральных, матричных, структур, схем

СПОСОБ ИЗГОТОВЛЕНИЯ СТРУКТУР МАТРИЧНЫХ БОЛЬШИХ ИНТЕГРАЛЬНЫХ СХЕМ, включающий формирование полевого и затворного слоев окида кремния, поликремниевых областей, диффузионных областей стока и истока и металлизации, отличающийся тем, что, с целью повышения плотности упаковки активных элементов схем без снижения радиационной стойкости БИС за счет уменьшения площади пассивных областей и упрощения способа за счет снижения требований к величине концентрации примеси в подложке, полевой слой оксида кремния в накопителе матрицы формируют только под областями контактов поликремния с металлизацией со смешением относительно поперечной оси канала транзисторов на величину не менее половины длины канала, поликремниевые области формируют с перекрытием...

Номер патента: 716427

Опубликовано: 15.09.1994

Авторы: Григоришин, Котова, Матусевич, Сурмач, Шохина

МПК: H01J 9/14

Метки: интегральных, микросхем

СПОСОБ ИЗГОТОВЛЕНИЯ ИНТЕГРАЛЬНЫХ МИКРОСХЕМ, включающий операции получения диэлектрической пластины-заготовки путем толстослойного анодирования, нанесения на обе стороны пластины сплошных тонкопленочных покрытий, формирования элементов схем травлением диэлектрической пластины и покрытий, отличающийся тем, что, с целью упрощения технологии изготовления, в местах будущих элементов микросхем на обе стороны диэлектрической пластины наносят первый защитный слой фоторезиста, затем обе стороны пластины за исключением мест будущих отверстий в подложках и контуров отдельных схем на одной из сторон пластины покрывают вторым защитным слоем фоторезиста, причем указанные фоторезисты выбирают из условия их избирательного травления в разных электролитах,...

Номер патента: 1400019

Опубликовано: 30.09.1994

Авторы: Максимов, Михайлова, Соловьева

МПК: C03C 8/24

Метки: герметизации, головок, интегральных, кремниевой, магнитных, подложке, стекло

СТЕКЛО ДЛЯ ГЕРМЕТИЗАЦИИ ИНТЕГРАЛЬНЫХ МАГНИТНЫХ ГОЛОВОК НА КРЕМНИЕВОЙ ПОДЛОЖКЕ, включающее B2O3, ZnO, GeO2, PbO и оксид ниобия, отличающееся тем, что, с целью повышения устойчивости к кристаллизации, в качестве оксида ниобия оно содержит Nb2O5 и дополнительно V2O5, Al2O3, Bi2O3 и Ta2O5 приследующем соотношении компонентов, мас.%:Ba2O3 15-20ZnO 22,8-35GeO2 15-21,5PbO 0,1-4Nb2O5 0,2-5V2O5 22,2-30,5Al2O3 3-6Bi2O3 0,1-5

Номер патента: 1478885

Опубликовано: 30.10.1994

Авторы: Говядинов, Григоришин, Дубровенская, Полевская

МПК: H01J 5/00

Метки: вакуумных, высокотемпературных, интегральных, паяный, схем, узел

ПАЯНЫЙ УЗЕЛ ВЫСОКОТЕМПЕРАТУРНЫХ ВАКУУМНЫХ ИНТЕГРАЛЬНЫХ СХЕМ, содержащий диэлектрические подложки, расположенные параллельно одна другой с соосными отверстиями, тонкопленочные контактные площадки, выполненные вокруг отверстий с обеих сторон каждой подложки, ограничивающие покрытия, выполненные на контактных площадках, и металлический штыревой вывод, запаянный в отверстия подложек, отличающийся тем, что с целью повышения надежности, ограничивающее покрытие выполнено толщиной не менее 0,3 мкм из металлов элементов 5,6 периодов V, VI и VII групп с незаполненной d-оболочкой, на которые нанесено дополнительное покрытие из материала, образующего с материалом припоя твердый раствор, причем площадь дополнительного покрытия выбрана меньшей площади...

Номер патента: 1385806

Опубликовано: 15.12.1994

Авторы: Хмарцев, Юсупов

МПК: G01R 31/28

Метки: интегральных, испытаний, микросхем, цифровых

СПОСОБ ИСПЫТАНИЙ ЦИФРОВЫХ ИНТЕГРАЛЬНЫХ МИКРОСХЕМ, предусматривающий создание форсированной нагрузки испытуемой интегральной микросхемы, путем подачи на ее выводы переменного электрического напряжения и контроля правильности ее функционирования, отличающийся тем, что, с целью повышения эффективности испытаний, на входы испытуемой интегральной микросхемы подают постоянное электрическое смещение и устанавливают амплитуду переменного электрического напряжения в пределах переходного участка входной переключательной характеристики интегральной микросхемы, контролируют амплитуду выходного сигнала микросхемы, увеличивают частоту до значения, при котором амплитуда выходных сигналов микросхемы находилась в пределах переходного участка выходной...

Номер патента: 1644706

Опубликовано: 15.12.1994

Авторы: Барабанов, Мещеряков

МПК: H01L 21/82

Метки: p-канальных, больших, интегральных, мдп, схем

СПОСОБ ИЗГОТОВЛЕНИЯ P-КАНАЛЬНЫХ МДП БОЛЬШИХ ИНТЕГРАЛЬНЫХ СХЕМ, включающий формирование в кремниевой подложке активных и полевых областей, формирование подзатворного оксида кремния, буферных поликремниевых областей над каналами активных МДП-транзисторов, вскрытие контактных окон, формирование алюминиевой разводки с образованием МДП-транзисторов, отличающийся тем, что, с целью повышения надежности МДП интегральных схем за счет повышения порогового напряжения высоковольтных паразитных МДП-транзисторов, одновременно с формированием буферных поликремниевых областей формируют поликремниевые области над каналами высоковольтных паразитных МДП-транзисторов, после чего осаждают слой пиролитического оксида кремния, проводят его термообработку и...

Номер патента: 1417613

Опубликовано: 15.12.1994

Авторы: Хмарцев, Юсупов

МПК: G01R 31/28

Метки: интегральных, микросхем, цифровых

СПОСОБ КОНТРОЛЯ ЦИФРОВЫХ ИНТЕГРАЛЬНЫХ МИКРОСХЕМ, заключающийся в том, что на контролируемую интегральную микросхему подают напряжение питания, формируют тестовое воздействие на логические входы интегральной микросхемы, регистрируют возникающие при этом выходные сигналы, сравнивают их с эталонными сигналами и по результату сравнения судят об исправности интегральной микросхемы, отличающийся тем, что, с целью повышения достоверности и сокращения длительности контроля, на все электрически связанные между собой входы интегральной микросхемы подают постоянное электрическое смещение и сигналы переменного напряжения при различном сочетании фазовых и амплитудных соотношений на различных входах, выбирают амплитуду сигналов переменного напряжения...

Номер патента: 1222149

Опубликовано: 30.12.1994

Авторы: Брюхно, Жарковский, Комаров, Сахаров, Шер

МПК: H01L 21/74

Метки: диэлектрической, изоляцией, интегральных, компонентов, кремниевых, структур, схем

СПОСОБ ИЗГОТОВЛЕНИЯ СТРУКТУР КРЕМНИЕВЫХ ИНТЕГРАЛЬНЫХ СХЕМ С ДИЭЛЕКТРИЧЕСКОЙ ИЗОЛЯЦИЕЙ КОМПОНЕНТОВ, включающий формирование в монокристаллической кремниевой пластине локальных скрытых слоев, вытравливание канавок в пластине, защиту полученного рельефа диэлектриком, осаждение со стороны рельефа поликристаллического кремниевого опорного слоя, формирование монокристаллических областей, формирование в этих областях р-п-переходов, отличающийся тем, что, с целью увеличения выхода годных структур и надежности интегральных схем путем повышения напряжения пробоя р-п-переходов, канавки вытравливают в пластине на расстоянии от локальных скрытых слоев, не меньшем глубины проникновения примеси скрытых слоев в пластину, после проведения операций защиты...

Номер патента: 1748623

Опубликовано: 20.02.1995

Авторы: Быковский, Козленков, Корпухин, Николаев, Полищук, Соколов

МПК: H05K 3/02

Метки: гибридных, интегральных, разводки, схем, тонкопленочных

СПОСОБ ПОЛУЧЕНИЯ РАЗВОДКИ ТОНКОПЛЕНОЧНЫХ ГИБРИДНЫХ ИНТЕГРАЛЬНЫХ СХЕМ, включающий испарение мишени из меди в вакууме, осаждение ее паров на полиимидную подложку, гальваническое осаждение слоя меди и формирование рисунка разводки методом фотолитографии, отличающийся тем, что, с целью повышения качества разводки за счет увеличения адгезии меди к подложке и уменьшения изменения линейных размеров подложки, испарение мишени проводят импульсным лазерным излучением при плотности потока энергии на поверхности мишени 109 - 1010 Вт/см2, а температура подложки в процессе осаждения равна комнатной.

Номер патента: 1083842

Опубликовано: 20.03.1995

Авторы: Болдин, Голисов

МПК: H01L 21/265

Метки: интегральных, легированных, микросхем, областей, полупроводниковых, приборов, создания

СПОСОБ СОЗДАНИЯ ЛЕГИРОВАННЫХ ОБЛАСТЕЙ ПОЛУПРОВОДНИКОВЫХ ПРИБОРОВ И ИНТЕГРАЛЬНЫХ МИКРОСХЕМ путем окисления кремниевых пластин, вытравливания окон в маскирующем окисле, создания окисла в вытравленных окнах и ионной имплантации бора с последующей его разгонкой, отличающийся тем, что, с целью улучшения электрических характеристик полупроводниковых приборов и интегральных микросхем путем исключения дефектов в областях, легированных бором, выращивают окисную пленку в вытравленных окнах толщиной, определяемой соотношением d = kE,где d - толщина окисла, нм;E - энергия ионного легирования, кэВ;K - коэффициент, равный (3,6 - 4,0) нм/кэВ,после чего проводят ионную имплантацию бора в окисел энергией из диапазона 20-100 кэВ,...

Номер патента: 1825234

Опубликовано: 27.03.1995

Авторы: Воронин, Губа, Плахотная

МПК: H01L 21/18

Метки: арсенида, галлия, интегральных, основе, полевых, структур, схем, транзисторов, шоттки

...Е 12 п 1=10 г см г и пг=104 см ш. Суммарная35 40 45 50 55 5 10 15 20 25 30 заданная толщина буферного слоя равна 1 мкм, толщина каждой области (подслоя) порядка 0,14 мкм, В эпитаксиальную установку С 2877 подают водород, включают печь и выводят ее в рабочий температурный режим (температура источника 780 С, зоны роста 690 С), Через шлюзовое устройство на пьедестале устанавливают подложку ОаАз марки АГПЧ-12-18 (100), затем пьедестал помещают в зону роста. По достижении подложками температуры 690 С с помощью программы производят пуск ростовой (Нг+АзСз) и регулирующей (Нг+Аз 4) парогазовой смеси и проводят наращивание эпитаксиальных структур, управляя концентрацией глубоких уровней Е 12. Для получения в подслое концентрации глубоких...

Номер патента: 1436768

Опубликовано: 09.06.1995

Авторы: Вахтель, Гитлин, Ивакин, Кадменский, Колесников, Левин, Лобов, Остроухов

МПК: H01L 21/268

Метки: интегральных, мдп-больших, схем

СПОСОБ ИЗГОТОВЛЕНИЯ МДП-БОЛЬШИХ ИНТЕГРАЛЬНЫХ СХЕМ (МДП-БИС) с пороговым напряжением Uо, включающий формирование в кремниевой пластине областей истока, стока и слоя подзатворного диэлектрика, формирование металлизированной разводки и подгонку порогового напряжения путем облучения пластины рентгеновским излучением, отличающийся тем, что, с целью уменьшения разброса параметров МДП-БИС и увеличения процента выхода годных, облучение рентгеновским излучением проводят до дозы насыщения, затем снимают гистограмму распределения порогового напряжения МДП-БИС на пластине, определяют по гистограмме величину минимального порогового напряжения Uмин и разность

Номер патента: 1489496

Опубликовано: 20.07.1995

Авторы: Амирханов, Земский, Илющенко, Мельникова, Моисеева, Черемхина

МПК: H01L 21/331

Метки: интегральных, схем

СПОСОБ ИЗГОТОВЛЕНИЯ ИНТЕГРАЛЬНЫХ СХЕМ, включающий последовательное нанесение на поверхность полупроводниковой подложки первого слоя поликристаллического кремния, первого слоя окисла кремния, проведение первой фотолитографии с травлением первых слоев окисла кремния и поликристаллического кремния, формирование второго слоя окисла кремния, реактивное ионное травление второго слоя окисла кремния, нанесение второго слоя поликристаллического кремния, проведение второй фотолитографии с удалением второго слоя поликристаллического кремния, формирование активных областей и контактов к ним, отличающийся тем, что, с целью увеличения степени интеграции и быстродействия интегральных схем, после нанесения первого слоя окисла кремния наносят слой нитрида...

Номер патента: 1431658

Опубликовано: 20.08.1995

Авторы: Гладков, Махаев, Пытьев

МПК: H01L 21/68, H05K 13/02

Метки: интегральных, кассета, преимущественно, спутников, схем, технологических

КАССЕТА ПРЕИМУЩЕСТВЕННО ДЛЯ ТЕХНОЛОГИЧЕСКИХ СПУТНИКОВ ИНТЕГРАЛЬНЫХ СХЕМ, содержащая корпус с направляющими выступами, пружинные фиксаторы, расположенные в боковых стенках корпуса на одном из его концов, и упор, расположенный в корпусе с возможностью перемещения по его направляющим выступам, отличающаяся тем, что, с целью улучшения эксплуатационных возможностей и удобства обслуживания, она снабжена дополнительными фиксаторами, установленными в боковых стенках свободного конца корпуса, а упор выполнен в виде w-образного упорного съемного элемента, установленного между основными и дополнительными пружинными фиксаторами.

Номер патента: 1582902

Опубликовано: 27.08.1995

Авторы: Бурмистров, Елагин, Казаков, Кулагина, Обиденко, Остроумов

МПК: H01J 9/42

Метки: интегральных, схем, электротермотренировки

УСТРОЙСТВО ДЛЯ ЭЛЕКТРОТЕРМОТРЕНИРОВКИ ИНТЕГРАЛЬНЫХ СХЕМ, содержащее камеру с входными и выходными патрубками для подачи и отвода теплоносителя, электровводы, соединенные с разъемами для подключения интегральных схем, блок питания интегральных схем, блок подачи входных сигналов к интегральным схемам, выходы которого соединены с электровводами, управляемый блок аварийной защиты, отличающееся тем, что, с целью увеличения производительности и уменьшения габаритов, в него введен блок циклической коммутации, входы которого соединены с выходом источника питания интегральных схем, а выходы соединены с электровводами, каждый из которых соединен с входом соответствующего интегрирующего звена, выход которого соединен с анодом диода, а катод диода...

Номер патента: 1393249

Опубликовано: 10.09.1995

Авторы: Пересветов, Рудаков

МПК: H01L 21/56

Метки: герметизации, интегральных, микросхем, полупроводниковых

СПОСОБ ГЕРМЕТИЗАЦИИ ПОЛУПРОВОДНИКОВЫХ ИНТЕГРАЛЬНЫХ МИКРОСХЕМ, включающий нанесение на рабочую поверхность микросхемы герметизирующего средства, отличающийся тем, что, с целью повышения надежности микросхем за счет повышения степени герметичности, в качестве герметизирующего средства используют крышку из того же полупроводникового материала, что и микросхема, крышку устанавливают на слой металла, предварительно нанесенный по периметру рабочей поверхности микросхемы, и проводят зонную плавку металла с градиентом температуры в направлении от рабочей поверхности микросхемы к наружной поверхности крышки до появления расплавленного металла на наружной поверхности.