Патенты с меткой «интегральных»

Номер патента: 1218390

Опубликовано: 15.03.1986

Авторы: Лохуару, Убар

МПК: G06F 11/26

Метки: больших, интегральных, схем, тестового

...длинными.При определении структурированной тестовой информации проверяемая БИС условно разделяется на внутренние модули, доступ к которымобеспечивается с помощью соответствующих команд. Контроль БИС заключается в проверке функционированиявнутренних условных модулей. Дляконтроля каждого модуля устройство составляет тест-программу, состоящую иэ команд ввода необходимыхоперандов для приведения контролируемого объекта в нужное для проверки исходное. состояние, иэ команд, предназначенных для испытания данного модуля, и из команд,необходимых для транспортировкиреакций модуля на контролируемыйвыход ббъекта. Для обеспечения необходимой полноты проверки полученную тест-программу в общемслучае необходимо выполнять многократно с различными...

Номер патента: 1223305

Опубликовано: 07.04.1986

Авторы: Костин, Напольских, Овечкин, Прохоров, Усов

МПК: G11C 11/14

Метки: вращающегося, интегральных, источник, магнитного, магнитных, поля, схем

...соответствующих секций (фиг. 2) используют для подключения катушек 1 и 2 к источникам тока.Предложенный источник вращающегося магнитного поля работает следующим образом. При подаче токов синусоидальной или пилообразной формы, сдвинутыхопо фазе на 90 , на выводы катушек 1 и 2 между соответствующими секциями 4 возникают четыре области вращающегося магнитного поля управления движением 19 Щ, так что на каждом основании можно размещать четыре магнитные интегральные схемы или четыре группы кристаллов с синхронным перемещением цилиндрических магнитных доменов в каждом кристалле.Так как все основания с кристаллами могут быть установлены в источнике без охвата их обмотками со всех сторон, то предлагаемое устройство конструктивно проще известного,...

Номер патента: 1225054

Опубликовано: 15.04.1986

Авторы: Кушак, Оркин

МПК: H05K 7/12

Метки: выводами, интегральных, контактное, микросхем, планарными, подключения

...в колодку 8 того посадочного места, которое находится за пределами рабочей зоны устройства и закрепляют защелкой 11. Затем передвигают каретку 4 в другое крайнее положение по направляющим 5 до упора. При этом посадочное место В занимает положение в рабочей зоне, а посадочное место, которое находилось в рабочей зоне, занимает положение за ее пределами, Такая конструкция посадочных мест позволяет значительно снизить потери времени на смену микросхем, подвергающихся контролю.Поворотом рукоятки 17 осуществляют поворот нала 19 с эксцентриками 20 и 21 на 180 , причем флажок 18, закрепленный на рукоятке, ограничивает этот поворот. Эксцентрики 20 и 21 посредством стоек 22 и 23 опускают верхнее контактное поле 3 и поднимают нижнее...

Номер патента: 1226532

Опубликовано: 23.04.1986

Авторы: Бохан, Дербунович, Кимарский, Кузовлев, Либерг, Черняк

МПК: G11C 29/00

Метки: интегральных, микросхем, памяти

...микросхемы",поступающих на его тактовый вход с.выхода формирователя 4 и после каждых К импульсов выдает импульс переноса, который (если задан режим измерения напряжений питания в процессе прохождения проверяющего теста)поступает через элементы И-ИЛИ 17на вход третьей группы счетчиков 9и изменяет их содержимое. С выхода генератора 23 напряжение помехи в виде белого шума поступает на пороговый элемент 24, который осуществляет формирование прямоугольных импульсов. Наличие импульса соответствует тому случаю, когда действующее напряжение суммы гармоник, образующих в совокупности белый шум, превышает значение порогового напряжения, Таким образом, на вход сброса в нуль третьего счетчика 21 через элемент И 25, если на его втором входе...

Номер патента: 1233283

Опубликовано: 23.05.1986

Авторы: Жуганарь, Клисторин, Тютякин

МПК: H03M 1/58

Метки: аналого-цифровой, интегральных, напряжений, характеристик

...10 нзодится в ак 1233тивном состоянии. Интегратор 18 в течение времени начальной установки устанавливается в исходное начальное состояние посредством замыкания блока 19 в течение данного интервала времени. Одновременно в течение данного интервала времени преобразователь 23 устанавливается в нулевое состояние через его третий вход. Причем третий, второй и первый входы 10 преобразователя 23 являются соответственно входами начальной установки, преобразуемого интервала времени и тактовой частоты.По окончании времени начальной установки первый вход усилителя 9 остается подключенным посредством пятого ключа 6 к нулевой шине, блок 10 продолжает оставаться в активном состоянии, а блок 19 продолжает оста ваться замкнутым.С момента временипервый...

Номер патента: 1239660

Опубликовано: 23.06.1986

Авторы: Терпигорев, Шаронов

МПК: G01R 31/303

Метки: гибридных, интегральных, пассивных, схем, элементов

...величины кода в компараторе 11. На четвертом выходе программатора 2 выдается сигнал "1", еслиизмеряемая величина в ГИС 10 должнабыть больше величины, устанавливаемой на компараторе,11, и выдаетсясигнал 0 , если измеряемая в еличин а в ГИС 1 0 должна быть меньше величины, устанавливаемой в компар атоР е 1 1 ,В соответствии с кодом на первом выходе программатора 2 дешифратором 5 включаются необходимые контакты 7-2 первого коммутатора выводов, В соответствии с кодом на втором выходе программатора 2 дешифратором 6 включаются необходимые контакты 8-2 второго коммутатора выводов В соответствии с сигналами на пятом выходе программатора 2 включается необходимый диапазон измерения3 1239660 4 посредством включения определенных контактов 9-2...

Номер патента: 1247799

Опубликовано: 30.07.1986

Авторы: Ботвиник, Еремин

МПК: G01R 31/30

Метки: интегральных, микросхем, памяти

...имеющих расчетный уровень параметров, обеспечивающих работоспособность ЗУ в диапазоне температур, то в дефектных ячейках памяти происходит полное рассасывание накоп 101520 25 30 35 40 45 50 55 ленного заряда и, следовательно, при последующем считывании информация не соответствует ранее записанной.Время снятия питания, равное временирассасывания избыточного заряда, можнорассчитать по формуле1 с.п = ------ - К 1 Пфф;,Ь +62 луЯ 1 - аыа;)где й.п - время снятия литания;м,1"; - предельные частоты прямого иинверсного коэффициентов передачи;ау, а; - прямой и инверсный коэффициенты передачи тока в схеме с общей базой;ру, р; - прямой и инверсный коэффициенты передачи тока в схемес общим эмиттером,Например, исходя из требуемых параметров ячеек...

Номер патента: 1249518

Опубликовано: 07.08.1986

Авторы: Нуров, Орлов, Павлов, Пустовит, Черенков

МПК: G01R 31/303, G06F 11/277

Метки: больших, интегральных, схем

...начальныхусловий значения констант, соответствующие определенному режиму контроля, записываются в блок 6 памяти, причем на соответствующих входах блока 8 обработки прерываний и блока 10 поразрядного сравнения в это время поддерживаются уровни запрета прерываний и запрета сравнения.Запись осуществляется следующим образом.С адресных выходов эталонной БИС 1 через модуль 22 формирования адресных сигналов и адресную шину 4 на входы дешифратора 40 подается адрес выбора блока 7 задания начальных условий, в результате чего на выходе дешифратора 40 появляется сигнал разрешения. Затем с информационных входов-выходов эталонной БИС 1 через модуль 26 формирования информационных сигналов.и информационную шину 5 на входы буферного...

Номер патента: 1249588

Опубликовано: 07.08.1986

Авторы: Букин, Морозов, Муляр

МПК: G11C 29/00

Метки: интегральных, микросхем, оперативной, памяти

...не при нулевомадресе, а при первом.Таким образом, при каждом новомкадре записи информации адрес записываемой единицы последовательно увеличивается до 2 -1. После последнегокадра записи-считывания импульсов переполнения счетчика 4 кадров опрокидывается триггер 6 останова,Под воздействием сигнала с триггера 6 останова блок 5 сравнения выдает информацию, инверсную по отношению к той, которая выдается в первом цикле и которая записана в проверяемую микросхему 15.При каждом кадре работы устройства, при записи информации по 2 аднресам в микросхему 15 записываетсяодна единица и 2" -1 нулей, В процессе проверки микросхемы по первомуциклу считывается информация в 2"кадров и, следовательно, в счетчик12 результата в случае проверки исправной...

Номер патента: 1250997

Опубликовано: 15.08.1986

Авторы: Белогуб, Бровко, Разлом

МПК: G01R 31/303

Метки: интегральных, микросхем

...интегральной микросхемы 1 путем подачи 25на ее входы последовательности тестовых (блок 20) и синхронизирующих(генератор 18) сигналов приема выходной последовательности сигналов,сравнения ее с эталонной и принятиерешения о годности интегральноймикросхемы 1 (блок 20),Блок 21 обеспечивает управление и синхронизацию работы блоков устройства, в частности, подключая через ключ 5 источник 6 опорного напряжения к источнику 4 питания, в котором источник 2 напряжения питания вырабатывает и задает через измери тельный резистор 3 напряжение пита-. ния на интегральную микросхему 1.В начальный момент Функционального контроля измеряют потребляемый интегральной микросхемой 1 на часто те Й ток следующим образом: измеряют напряжение на измерительном...

Номер патента: 1265663

Опубликовано: 23.10.1986

Авторы: Кольченко, Соловьев

МПК: G01R 31/303, G06F 11/22

Метки: интегральных, микросхем, цифровых

...через зонд 16. Считанная по адресу (125,табл,1) информация из блока 11 поступает на входы блока 7 и входы регистра 1 О. Эта информация соответствует первому слову (адрес.125) теста данного типа 5 О микросхемы. Первое слово всегда задается нечетным, в результате чего блок , 7 задает на вход блока 13 признак нечетности "1", При появлении сигнала на выходе 26 наборного поля 1, эадержанного относительно сигнала на выходе 25,с помощью элемента 23 задержки Фиг. 2), и наличии признака нечет 63 6ности йа выходе блока 7 запускается в работу блок 3, который формирует синхросигнал записи информации в регистр 10. В результате с помощью регистра 10 определяются входные и выходные выводы контролируемой микросхемы. Блок 13 осуществляет добавление "+1"...

Номер патента: 1266009

Опубликовано: 23.10.1986

Автор: Коляда

МПК: H03M 7/18

Метки: интегральных, кода, модулярного, формирования, характеристик

...на выходе блока 20 формирования числа переполнений, являющемся вторым выхсдом блока Зл, формируется число р; переполнений, прошедших в ходе проведенного суммирования.Величина г 1, представляющая собойвторую цифру полиадического кода числа А, с первого выхода блока 3.1 передается в регистр 8.2, а величинарн и т 1, с второго вы хода блока 3. -и первого блока Зл поступают соответственно на первый и второй входы сумматора 4.1 - 2 (с= 3, 4 к), на первом выходе которого формируется оценка а;= = - 1 р - 1+ ,"ш;, на втором выходе - признак8= ь;б;, где со;= 1 при наличии переполнения при суммировании; о;= 0 при отсутствии переполнения; б; - признак, формируемый на третьем выходе суматоров 4.24 к - 3; о,=- 1 в случае, если сумма раьна вычету ш -...

Номер патента: 1269061

Опубликовано: 07.11.1986

Авторы: Дмитриев, Малков, Петров

МПК: G01R 31/303

Метки: интегральных, кмоп, надежности, отбраковки, схем, уровням

...Ом до момента, пока в результате очередной проверки будет полученсигнал, свидетельствующий о прекращении функционирования микросхемы,Функционирование микросхем контролируют методом функционально-параметрического контроля, при этомконтроль заданного значения параметра производится путем измерениязначения напряжения выходного сигнала через время задержки контроляпосле подачи очередного входногосигнала,Параметр считается соответствующим норме, если выходное напряжение микросхемы через время Т соответствует заданному в технических усло-,виях логическому уровню. Таким образом, контролируемым параметромявляется уровень выходного сигналачерез время г, Микросхема считаетсяправильно функционирующей, если выполняются условия где Б ; - выходной...

Номер патента: 1274168

Опубликовано: 30.11.1986

Авторы: Гиберт, Маханек

МПК: H05K 13/04

Метки: интегральных, схем, установки

...повреждения выводов интегральных схем.На фиг, 1 показано устройство,общий вид; на фиг. 2 - интегральнаясхема,Устройство для установки интегральных схем содержит корпус 1 сдвумя параллельными направляющимипластинами 2, выполненными из упругого материала. Направляющие пластины 2 неподвижно закреплены на корпусе 1, свободные концы 3 направляющих пластин отогнуты. В корпусе 1установлен с возможностью перемеще Ония подпружиненный толкатель 4. Устройство предназначено для установкиинтегральных схем 5 с двумя рядамивыводов на печатную плату 6, с отверстиями 7 для выводов интегральныхсхем. Для удобства захвата интегральных схем предназначена опора 8с выступом, в качестве такой опорыможет быть использована упаковоЧнаятара для интегральных...

Номер патента: 1275548

Опубликовано: 07.12.1986

Авторы: Бучнев, Васильев, Карпунин

МПК: G11C 29/00

Метки: интегральных, микросхем, оперативной, памяти

...запишет единиКогда пропишется вся память,(п + + 1)-й разряд счетчика б адреса установится в состояние единицы, что разрешит работу цифрового компара- . тора 2 и переведет режим работы испытуемой микросхемы памяти в режим "Чтение", а п младших адресных разрядов двоичного управляющего счетчика обнуляется. Теперь в каждом тактовом импульсе происходит сравнение записанной в испытуемую микросхему памяти информации с младшим адресным разрядом, поступающим через мультиплексор 7 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8 на вторую группу входов цифрового компаратора 2. Если хотя бы по одному адресу произойдет несравнение, то регистратор брака 3 перейдет в состояние "Не годен" и заблокирует счет счетчика 6 адреса. Если несравнения не произошло, то счетчик...

Номер патента: 722429

Опубликовано: 07.12.1986

Авторы: Белицкий, Колешко

МПК: C22C 21/00, C22C 5/02, H01B 1/02 ...

Метки: интегральных, контактная, микросварки, пара, схем

...при этом контакт" ная площадка выполнена из сплава алюминия и редкоземельного металла или из сплава золота и редкоземельного металла. Проволочный вывод может быть выполнен из сплава алюминия и редкоземельного металла, а контактная нло щадка - иэ золота. Проволочный вывод может быть выполнен из сплава золота и редкоземельного металла, при этом Контактная площадка из пленки алюминия и/или золота легируется примесью редкоземельного элемента (РЗЭ) известными методами. Проволока из алюминия и/или золота также легируется примесью РЗЭ, т.е. волочение осуществляется уже легированной проволокойНапример, использование контактной пары алюминий - алюминий, леги,рованной церием в количестве 0,2-3 Ж, позволяет значительно увеличить адгезию пленки...

Номер патента: 1278899

Опубликовано: 23.12.1986

Авторы: Верлань, Миргород, Тихончук

МПК: G06G 7/38

Метки: варианты, его, интегральных, линейных, решения, уравнений

.... уравнении (3) (эа счет коэффициента усиления интегратора 5 Ко=1/ ), и величина невязки на выхо -де сумматора 1 уменьшается. Как только невязка г(с) становится меньшеб блок 7 включает коммутатор 4в нижнее положение и соединяет выход блока 8 с входом интегратора 5.1При этом размыкается контур,включающий в себя блоки 1 - 5 и замыкается контур, включающий блоки 4, 5 и 8, и схема начинает интегрировать уравнение (6) или (7) представляющее собой аппроксимационную модель решения интегрального уравнения (1), построенную на основе имеющейся априорной информации. В таком режиме устройство работает до тех пор, пока модель невязки исходного интегрального уравнения , получаемая как разность входным сигна- лом г(Г) и решением интегрального...

Номер патента: 1282132

Опубликовано: 07.01.1987

Авторы: Синклинер, Терешко

МПК: G01R 31/303, G06F 11/00

Метки: интегральных, микросхем, узел

...информацион ном входе 1 узла и на контрольном выходе 9 узла, позволяет обнаружить неисправность даже при обрыве связи между выходом первого элемента 4 равнозначности и выходом 8 исправ ности узла, Так можно повысить достоверность контроля.Необходимость применения такого узла для контроля интегральных микросхем обусловлена тем, что внутри интегральных схем часто имеются однотипные узлы, для проверки которых используются одинаковые тесты.Узел для контроля интегральных микросхем, построенный на МОП-транзисторах (фиг. 2), работает следующим образом.Пусть на информационные входы 1 и 3 узла поступают единичные сигналы, а на информационный вход 2 узла нулевой сигнал. В этом случае транзисторы 16, 18 и 20 первого элемента 4 равнозначности...

Номер патента: 1285414

Опубликовано: 23.01.1987

Авторы: Змеев, Суворинов, Тихонов, Шахбазов

МПК: G01R 31/3177

Метки: интегральных, схем, функционального

...карты логических состояний ИС. На чертеже приведена блок-схема устройства, реализующего предлагаемый способ. 25 Устройство содержит электронно- оптическую колонну 1 РЭМ с камерой образцов, буферный усилитель 2, блок 3 выборки-хранения (БВХ), блок 4 вы п читания, фильтр 5 низких частот (ФНЧ)1 тактовый генератор 6, блок 7 управления аналоговыми ключами, видео- контрольное устройство (ВКУ) 8.Блок 1 электрически связан с блоком 7 и усилителем 2, последний в свою очередь связан с блоками 4 и 3. Блок 3 управляется блоком 7, который работает от тактового генератора 6 и связан с блоком 4. Сигнал с блока 4 вычитания через ФНЧ 5 поступает на ВКУ 8. Тактовый генератор 6 вырабатывает импульсы частотой на несколько порядксв больше, чем...

Номер патента: 965248

Опубликовано: 30.01.1987

Авторы: Губич, Лифлянд, Мазаник

МПК: B05C 1/02, H01L 21/70

Метки: гибридных, интегральных, кристаллов, подложки, преимущественно, схем, установки

...механизма подачи и установки кристаллов.Устройство работает следующим образом. 40 45 50 55 На фиг.1 изображено предлагаемое устройство; на фиг.2 - узел Т на фиг.1; на фиг.3 -то же, нанесение клея; на фиг.4 - вид А на Фиг.2.Устройство содержит подвижное основание 1, на котором установлены координатный столик 2 для подложек 3 и координатный столик 4 для кристаллов 5, и механизм 6 для нанесения клея, включающий установленную с возможностью вращения при помощи привода 7 ванночку 8 для клея. Над ванночкой8 для клея неподвижно установленакрышка 9, на которой закреплен скребок 10 для формирования слоя клеяна дне ванночки, установленный с зазором относительно дна ванночки, величину которого можно регулировать. В дне ванночки выполнена кольцевая...

Номер патента: 1287060

Опубликовано: 30.01.1987

Авторы: Гаврилов, Хлебников, Школа

МПК: G01R 31/303

Метки: интегральных, параметрического, схем

...через30 элементы задержки 26-28. Задержка на элементе 26 обеспечивает окончание переходных процессов на входахмногоканального компаратора и выходе блока выделения напряжений 16.Сигнал с выхода элемента 26 поступает на стробирующий вход компаратора7, Вход порога на многоканальном ".компараторе 7 соединен непосредственно с выходом блоха 16 выделения,40 поэтому на выходах многоканальногокомпаратора 7 будет выделен вход 1с наихудшим значением контролируемого параметра. Если наихудшим входом 1 является тот,кото 45 рый имеет наибольшее значение контролируемого параметра, то соответствующий ему выход компаратора 7 будет установлен в состояние логического "0", в то время как другие выходы компаратора находятся в состоянии логической "1"....

Номер патента: 1290311

Опубликовано: 15.02.1987

Авторы: Верлань, Коваленко, Максимович

МПК: G06F 15/32, G06F 7/64

Метки: вольтерры, интегральных, линейных, решения, уравнений

...представляющее собой весовую 30функцию преобразователя;С - время. После проведения эквивалентныхалгебраических преобразований (4)имеет вид, х(г)= - (у(г)-угу(г (5)Применим к (5) обратное г-преобразование:хл= (Ул УУп.г ) з (6)где х =х(пЬ);у =у(пЬ) 3у =уЪ (п)1 .Соотношение 6 описывает алгоритм функционирования устройства.Устройство работает следующим образом.Перед началом работы устройства в регистр 1 заносится величина в, вЬ регистр 2- величина у=ехр(- ), в регистр 7 - величина у(0),Рассмотрим 1 -й цикл работы устройства, который начинается по поступлении сигнала "Запуск" на соответствующий вход блока 9 синхронизации В первом такте по сигналу управления с выхода 11 блока 9 синхронизации осуще -вляется операция приема кода в регистр...

Номер патента: 1290522

Опубликовано: 15.02.1987

Авторы: Муртазин, Русских

МПК: H03M 1/10

Метки: интегральных, схем

...1 К сумматора 20,пропорциональное измеряемому току1интегральной схемы 7, подаетсяна первые входы блоков 21 и 22.Далее по.напряжению П на входе 27 в блоке 21происходит сравнение величины тока1 с граничным значением и формирование признака годности контролируемой интегральной схемы,Одновременно по входу 28 происходит запись уровня выходного сигнала сумматора 20 в блок 22, который обеспечивает запоминание напряжения, пропорционального измеряемому току 1 на время переходных процессов в источниках 1 и 8. Это напряжение поступает на вторые управляющие входы фазокорректирующих блоков 23 и 24, В зависимости от величины управляющего напряжения меняется величина постоянной времени передаточной характеристики так, что фаза сигнала на выходе блока...

Номер патента: 1291905

Опубликовано: 23.02.1987

Авторы: Ефремов, Козлов, Панов

МПК: G01R 31/303

Метки: больших, интегральных, схем, функционального

...прохождение информации с выхода блока 8 коммутации на информационный вход триггера 6 (через логические элементы ИЛИ 30 и 34). Фиксирование этой информации осуществляется по переднему фронту импульсов, проходящих с выхо" да блока 7 задержки на стробирующий вход триггера 6 фиг,4 , моменты нремени Сп, Т, 1 1 ). В интерва 8ле времени 1-С, на первый вход элемента ИЛИ 31 логического коммутатора 2 с выхода триггера 5 поступает сигнал "лог."О", запрещающий прохождение сигналов с выхода блока 8 коммутации на вход триггера 6 через элементы ИЛИ 30 и 34 логического коммутатора 12. В интервале времени й- на вход элемента ИЛИ 31 с ныхода триггера 5 снова приходит сигнал разрешения прохождения информации с выхода блока 8 коммутации через...

Номер патента: 1294423

Опубликовано: 07.03.1987

Авторы: Золотарев, Кочетов, Махаев

МПК: B21D 28/14

Метки: вырубки, интегральных, спутники, схем, укладки

...матрицей, узел удаления отходов из рабочей зоны устройства и промежуточный механизм, смонтированный с возможностью взаимодействия с подвижной частью штампа, отличающееся тем, что, с целью повышения производительности устройства, оно снабжено платформой, установленной на оси с возможностью прерывистого вращения и возвратно-поступательного перемещения в направлении, перпендикулярном плоскости вращения, механизмом прерывистости вращения, смонтированным с возможностью взаимодействия с осью, и механизмом возвратно-поступательного перемещения платформы, выполненным в виде подпружиненного рычага, установленного с возможностью взаимодействия с промежуточным механизмом и осью платформы, при этом на указанной платформе выполнены гнезда под...

Номер патента: 1295413

Опубликовано: 07.03.1987

Авторы: Боюн, Козлов, Тракай

МПК: G06F 17/13

Метки: второго, интегральных, порядка, решения, уравнений, фредгольма

...на10 примере решения интегрального урав- нения Ф о р м у л а и з обретения50 точности решения, Гри достижениизаданной точности решения интегрального уравнения (выполнении условия .1г) первый узел 38 сравнения вьдаесигнал на триггер 25, который запирает элемент И 29, прекращая выполнение последующих итераций, В сумматоре 41 происходит сложение адресаХ с величиной щ задания численногопараметра, поступающей на его второйвход, и значение щ+1 подается на информационный вход шифратора 40, Черезэлемент 33 задержки задержанный сигнал с выхода элемента И 29 поступаетна первый управляющий вход коммутатора 42, переключая его информационный вход на первый выход, и черезэлемент ИЛИ 35 - на управляющий входшифратора 40 (при этом величина щ+1в...

Номер патента: 1305673

Опубликовано: 23.04.1987

Автор: Журкин

МПК: G06F 7/552

Метки: инжекционных, интегральных, квадратор, логических, четырехзначных, элементах

...первый и второй выходы шестого токового повторителя соединены с выходами девятого и десятого источников эталонного тока с весами три и "один" соответственно и с входами третьего и четвертого пороговых элеентов соответственно, первый выход етвертого порогового элемента подлючен к выходу одиннадцатого источика эталонного тока с весом один"к входу пятого порогового элемента, ервый выход которого соединен с выодом шестого порогового элемента ивыходом двенадцатого источника этаонного тока с весом два", вход шесого порогового элемента соединен с выходом четырнадцатого источника эталонного тока с весом один", входы восьмого и седьмого токовых повторителей соединены с выходами тринадцатого и пятнадцатого источников эталонного тока с весами...

Номер патента: 1307405

Опубликовано: 30.04.1987

Авторы: Кромин, Резников

МПК: G01R 31/303

Метки: интегральных, сопротивления, схем, теплового

...фактзначения не имеет, так как величинойрассеиваемой мощности в этом случаеможно пренебречь, При измерении теплового сопротивления этот факт необходимо учитывать. Для упрощения процедуры измерения можно сразу же после пропускания измерительного сигнала переводить интегральную схему в тосостояние, в котором она находиласьдо пропускания измерительного сигнала. Ввиду малой продолжительностивремени измерения изменение в потребляемой мощности не влияет на точностьизмерения. При таком подходе мощностьможно измерять традиционными способами,Предлагаемый способ измерения теплового сопротивления можно упростить,учитывая, что ряд микросхем (цифровых и аналоговых) можно включить таким образом, чтобы возникли периодические колебания - генерация....

Номер патента: 1308956

Опубликовано: 07.05.1987

Автор: Бейлинсон

МПК: G01R 31/303

Метки: интегральных, параметрического, схем

...измерительные тесты.Элемент 11 задержки необходим для того, чтобы при включении питающих напряжений, которые включаются регистром 12 параметров, включение их происходило с запаздыванием, чтобы дать время ца отключение напряжения предыдущего теста, так как в противном случае могут быть короткие замыкания.ПЗУ 17 не изменяющихся в процессе измерении сигналов подключает эти сигналы через коммутационную матрицу 1 при условии, когда приходит первый импульс от формирователя 8 и регистр 12 параметров находится в состоянии, отличцом от нулевого.Выходы регистра 13 тестов, соединены с входом ПЗУ 16 тестов параметров. Выход ПЗУ 15 параметров соединен с входом "Сброс" регистра 13 тестов. Вход ПЗУ 17 не меняющихся в процессе измерения сигналов...

Номер патента: 1310753

Опубликовано: 15.05.1987

Автор: Соколовский

МПК: G01R 31/3177

Метки: больших, интегральных, схем, функционального

...первые выходы которых соединены с соответствующими входами 35блоков 5.1-5.п сравнения. Вторые входы формирователей 9.1-9,п управляющих импульсов соединены с вторымивходами блока 7 индикации. Таким образом, контроль иэделийв каждой рабочей позиции не влияетна контроль в любой другой рабочейпозиции, что равносильно применениюнескольких тестеров функциональногоконтроля. 1Формула изобретения Устройство функционального контроля больших интегральных схем, содержащее генератор тестовой последовательности, первые выходы которого соединены с входами соответствующих блоков электронной развязки, выходы которых соединены с соответствующими клеммами для подключения вхоцов объекта контроля, вторые выходы генератора тестовой...