Патенты с меткой «интегральных»

Номер патента: 1310754

Опубликовано: 15.05.1987

Авторы: Афанасьев, Романов, Сергеев, Юдин

МПК: G01R 31/317, G01R 31/3177

Метки: интегральных, микросхем, переход-корпус, сопротивления, теплового, цифровых

...Ро + дЕ сов й, , (2)где Р - средняя частота переключения;дГ - девиация частоты,.мощностьа рассеиваемая микросхемой, также изменяется Во гармоническому закону с частотой Й м: Р = Р + дР совам,(3)где Рср Ро + КрРо аЬР = Кр дУ Если период модуляции мощности Тм = 1/ Л м много больше, чем тепловая постоянная времени переход - корпус микросхемы Г, .то для температуры поверхности кристалла микросхемы можно записать Т + дТ сов Й,С,срТк + Рср т,О-ксредняя температура поверхности кристалла микросхемы;температура корпуса микросхемы;тепловое сопротивление переход - корпус микросхемы,(4) Кр где Т р(5) Птбтак К, К,фтРгде К - температурный коэФАициент1температурочувствительногопараметра.Для увеличения полезного сигнала,а следовательно, и точности...

Номер патента: 1310924

Опубликовано: 15.05.1987

Автор: Антонов

МПК: H01L 21/60

Метки: выводных, гребенок, интегральных, кассета, корпусам, крышек, микросхем, присоединения

...3 и пазов2 э 4. В основании 1 выполнены окна 5 для размещения выступов 6 прижима. 2. Устанавливаемые в кассету для сборки элементы интегральной микросхемы представляют собой корпус 7, крьшку 8, выводные гребенки 9, пластины 10 припоя и рамку 11 припоя. Элементы фиксации крышек 8 и выводных гребенок 9 относительно корпусов 7 микросхем выполнены в виде Ч-образных пазов 12 и 13, выполненных соответст венно в прижиме 2 и в основании 1. Пазы 12 прижима 2 имеют плоское дно 14, а пазы 13 основания 1 - гнезда 15 для размещения крышек 8 и уступы 16. 4 ОКассета работает следующим образом.В гнезда 15 устанавливают крышки 8 с рамкой 11 припоя и на них устанавливают корпуса 7. На стенки пазов 13 основания 1 устанавливают выводные гребенки 9 и...

Номер патента: 1320900

Опубликовано: 30.06.1987

Авторы: Ванько, Доронина, Лавров

МПК: H03M 1/06

Метки: аналого-цифровой, величин, интегральных, характеристик, электрических

...в регистры 21 и 21 очередныхсостояний кодов иэ, счетчиков 18 и 19,соответствующих номерам очередногоподтакта (номер периода в такте плюсномер этого такта) работы преобразователя и выбранного входного канала,после чего в счетчике 18 начинаетсяформирование состояния, соответствующего номеру следующего подтакта раФботы преобразователя. Для этого задержанный элементом 16 импульс с выхода нуль-органа 15 поступает на входсчетчика 18 и увеличивает его состояние (номер подтакта) на "1",Выходной код счетчика 18 поступает на адресные входы запоминающегоустройства 22, разрешая при этом счи.тывание с последнего кода разрешенияподтакта, соответствующего текущемусостоянию счетчика 18, на входы мультиплексора 23. Коды разрешения подтакта...

Номер патента: 1322374

Опубликовано: 07.07.1987

Авторы: Земцовский, Однолько

МПК: G11C 11/40, G11C 7/00

Метки: интегральных, подложки, смещения, схем, формирователь

...низкий потенциал, и на информационную шину 1 О входа - высокий потенциал.По причине емкостной связи напряжение на истоке второго порогового транзистора 2 становится отрицательным, при этом напряжение на затворе второго порогового транзистора 2 становится больше, чем Гвв+Г транзистор 2 открывается и происходит выравнивание напряжений истока второго порогового транзистора 2 и информационного выхода 13. В конце переходного процесса устанавливается напряжение на затворе второго порогового транзистора 2, равное Г, +Г, за счет третьего порогового транзистора 3, а на истоке второго порогового транзистора 2 - напряжение, равное ГавТаким образом, конденсатор 6 смещения заряжен до напряжения Г-н=Гэв(Заряд в подложке равен Я = ( К.1 кон ) С= (Гв 1...

Номер патента: 1337838

Опубликовано: 15.09.1987

Авторы: Данилов, Лобанов, Пункевич

МПК: G01R 31/3181

Метки: интегральных, схем, функционального, цифровых

...частотой контроля (фиг, 2 а), В блоке 1 . аналоговых компараторон происходит сравнение выходных сигналов микросхемь 1 с логическими уровнями 1 и 0 з ада н аемыми источниками 1 9 и 2 О опорных напряжений , Н а управляющий вход 1 6 и , следов атель но , н а первый вход триггера 7 поступает сигнал эталонной и цфо рма цни ( фи г, 2 г ) , ц а управляющий вход 1 7 постоянно поступает сигнал разрешения контроля , упр анляюший р а- ботой выходного триггера 6 , Н а управляющийй вход 2 3 подается сигнал уп р анле ния работой второго комму т а т ор а 2 2 , Этот сигнал управляет р аб о т ой второг о блока к омму т а тор а 2 2 таким о б р аз ом , что ц а е г о выход проходит строб- импульс либо непосредственно с входной клеммы 1 5 ( Фиг . 2 д ,...

Номер патента: 1339654

Опубликовано: 23.09.1987

Автор: Карпенко

МПК: G11C 11/14

Метки: интегральных, магнитных, памяти, схем

...входом элемента 18 задержки, выхоц которого соединен спервым входом элемента И 25 и с входом элемента 19 задержки, выход которого соединен с первым входом элемента И 24, К-входом триггера 27 ис входом элемента 20 задержки, выходкоторого соединен с первым входомэлемента И 31 И-НЕ 26 и с входом элемента 21 задержки, выход которого соединен со счетным входом счетчика 29.Выход элемента И 24 является первымвыходом 11 блока 2 управления, выход элемента ИЛИ-НЕ 26 является четвертым выходом 14 блока 2 управлениявыход триггера 27 является третьимвыходом 13 блока 2 управления,Блок 3 оперативной памяти предназначен для хранения текущих значений числа сбоев, выданных накопительными регистрами проверяемой магнитной интегральной микросхемы, Каждо -му...

Номер патента: 1345210

Опубликовано: 15.10.1987

Автор: Авраменко

МПК: G06F 17/14

Метки: базисе, дискретного, интегральных, коэффициентов, ортогональных, преобразования, сигналов, спектральных, уолша

...реист а 2:.гВива цифровоаеа.изятсра 1 с иектра и с регистра2 э;иг стройст) - : а через первую па;,у э е Янтов И 5 Второй группы соот 134521040 ветственно на первый и второй входы первого сумматора-вычитателя 6.При перезаписи двоичного числа из первого регистра 2 сдвига цифрового1 анализатора 1 спектра осуществляется сдвигмантиссы двоичного числа на один разряд в сторону младших разрядов. Поэтому на регистр 2 сдвига устройства сразу же первоначально 10 записывается двоичное число, равное в десятичном представлении С т 2. Это двоичное число поступает на второй вход первого сумматора-вычитателя 6, обеспечивая на его выходе вы Б числение ненормированного значения коэффициента преобразования Уолша С.Б момент времени 1=Т+2 д 1 команда...

Номер патента: 1347050

Опубликовано: 23.10.1987

Авторы: Андрущенко, Карпов, Леонтьев, Макаров

МПК: G01R 31/303

Метки: дефектов, интегральных, линейных, обнаружения, скрытых, схемах

...на фиг.2 -схема соединения многокаскадных испытуемых усилителей для инвертирующего усилителя; на фиг.З - то же,для неинвертирующего усилителя.Устройство контроля многокаскадногоусилителя по импульсным шумам содержитиспытуемый усилитель 1, источник 2тока, усилитель 3, измеритель 4 напряжения питания, регистратор 5 импульсных шумов.Выводы питания испытуемого усилителя 1 соединены с выходом источника 2 тока, измерителем 4 напряженияпитания и входом усилителя 3 напряжения импульсных шумов, выход которого соединен с входом регистратора 5импульсных шумов,Схема соединения многокаскадныхиспытуемых усилителей для инвертирующего усилителя включает испытуемыйусилитель 1, источник 2 тока, соединенный с клеммами питания испытуемого усилителя...

Номер патента: 1348835

Опубликовано: 30.10.1987

Автор: Гаврилов

МПК: G01R 31/303

Метки: больших, интегральных, схем

...блока 7 памяти через регистр 8. Появление этого сигнала на выходе регистра 8 вызывает наращивание счетчика 4 через формирователь 10 импульсов, производится запрос блока б памяти через формирователь 11 импульсов, перепись выбранной информации иэ блока 6 памяти в счетчик 5 по сигналу с формирователя 12. Формирователи 10-12 предназначены для организации последовательности этих действий.Таким образом, осуществляется переход на любой адрес тестов, хранимых в блоке 7 памяти. Отличительной особенностью предлагаемого устройства является возможность различать переходы на любой адрес блоков 7 памяти в зависимости от номера такта работы устройства.Вход в один и тот же цикл тестов возможен из любого адреса блоков 7 памяти, а также выход из каждого...

Номер патента: 1354142

Опубликовано: 23.11.1987

Автор: Соловьев

МПК: G01R 31/3177

Метки: интегральных, микросхем, цифровых

...сиг-нала "С 1" младшие 12 бит с выходаблока 11 памяти записываются в счетчик 8 адреса, а старшие 3 бита, кодвыводов питания, - в регистр б выводов питания, а с третьего выхода наборного поля 1 поступает короткийсигнал, равный логическому "0",сбрасывающий первый 21 и второй22 счетчики блока 13 распределенияСинхронизирующих импульсов, послечего открывается элемент И-НЕ 24,сигнал логического "0" с аыхоца которого запускает генератор 2 тактовых импульсов. Под управлением сигналов, поступающих с выхода регистраб выводов питания через дешифратор9 кода выводов питания, срабатываеткоммутатор 12 выводов питания и первая часть коммутатора 3 выводов, 30которая предохраняет выходы блока11 памяти от уровней с шин питанияи общей, поступающих с...

Номер патента: 1363212

Опубликовано: 30.12.1987

Авторы: Овсянников, Рапопорт, Смолин

МПК: G06F 11/277

Метки: больших, интегральных, схем

...Тактовая частота, которая поступает на блоки 3 и 10, может быть запрещена сигналом Разрешение приращения адреса, который поступает с блока 1.Формирователь тактовых импульсов пред-назначен для выработки синхросигналов Ф 1 и Ф 2 (фиг. 3) для синхронизации работы проверяемого и эталонного микропроцессоров. Синхросигналы Ф 1 и Ф 2 вырабатываются с помощью ждущих одновибраторов.Блок 3 адресации - двоичный счетчик обеспечивает выдачу адресных сигналов на блок постоянной памяти, в которых хранится тестовая последовательность. Блок включает в себя три счетчика (микросхемы КМ 155 ИЕ 7) и дешифратор (микросхема КМ 155 ТД 4), Один из входов блока адресации является входом синхроимпульсов для приращения счетчиков, второй вход Сброс от блока 1...

Номер патента: 1365002

Опубликовано: 07.01.1988

Авторы: Агаджанян, Арутюнян, Ереносян

МПК: G01R 31/28

Метки: интегральных, линейных, параметров, стабилизаторов

...11 на счетный вход регистра 12.Управляющие сигналы с выхода регистра 12 через коммутатор 13 цифровых сигналов поступают на входы регулятора 8, изменяя его состояние,что соответственно приводит к изменению выходного напряжения испытуемого стабилизатора 6.При достижении выходным напряжением стабилизатора 6 необходимогозначения, напряжение в средней точкеизмерительного делителя 16 станетблизким к нулю, так как оно скомпенсирует заданное опорное напряжение икомпаратор 15 вьщает запрет на счетрегистру 12. Состояние регулятора 8зафиксируется и значение установлен 25 ЭО 35 40 45 50 55 ного выходного напряжения испытуемого стабилизатора 6 останется неизменным в течение остальных этапов.На втором этапе, при котором осуществляется компенсация...

Номер патента: 1365379

Опубликовано: 07.01.1988

Авторы: Брухис, Гейман, Маханек

МПК: H05K 13/04

Метки: интегральных, схем, установки

...Дополнительные направляющие .пластины так же как и основные направляющие пластины 2 выполнены изупруГОГО материала с Отогнутыми свободными концами, Каждая дополнительная направляющая пластина 8 установлена между основной направляющейпластиной 2 и выталкивателем 4, Между основными направляющими пластинами 2 и дополнительными направляющимипластинами 8 установлены дистанционные планки 10. Для удобства захватаинтегральных схем предназначена опора 11. 45Устройство работает следующимобразом.Интегральную схему 5, расположенную на опоре 11, захватывают основными направляющими пластинами 2 и дополнительными направляющими пластинами 8 таким образом, чтобы выводыпроходили через прорези 9 дополни-. тельных направляющих пластин 8,При...

Номер патента: 1366977

Опубликовано: 15.01.1988

Авторы: Дворкин, Монахов, Овечкин, Страхов

МПК: G01R 31/3177

Метки: интегральных, схем

...ячейке памяти довательного опроса неработающих эаблока 3 постоянной памяти с адресом 15 висимых входов 15.1, 15,1 до моментазаписывается код номера, 1 импульс- выявления первого по порядку опросаной последовательности, из которой входа 15.Е, на котором имеется имформируется зависимая импульсная пос- пульсная последовательность,ледовательность на входе 15 Напри- Следовательно, в случае отказамер, по Фиг.4 для входа 15, в ячей объекта контроля, выражающегося в .ке памяти блока 3 по адресу . хранит- пропадании зависимой импульсной посся код входа 15.1, для входа 15.1 в . ледовательности на входе 15., устячейке памяти по адресу 1 - код вхо- ройство не Фиксирует отказ, а автомада 15.1, для входа 15-1 - код входа тически переходит к поиску...

Номер патента: 1370634

Опубликовано: 30.01.1988

Авторы: Гаврилов, Новикова, Ширвинская

МПК: G01R 31/303

Метки: интегральных, схем

...с разных выходов генератора 46 тактовых импульсов на ре гистр 17 и на элементы И 25 и 24 по отношению к тактам на счетчике 6. В счетчик 9 записывается в исходном состоянии из блока 10 памяти величина допустимой роны разброса поро гов (Б, - Б, ) многоканального компаратора 21, а затем в момент перехода Б записывается величина (Б- Б ). Через элемент И 31 начинают поступать импульсы в моменты от сутствия годности и отсутствия одновременно всех браков по всем каналам с элемента РАВНОЗНАЧНОСТЬ 35 через элемент НЕ 32, В случае превыше ния реальной зоны рабросов порогов многоканального компаратора 21 над нормой происходит переполнение счетчика 9 и триггер 45 фиксирует этот вид брака. Такой вид проверки нужен для тех случаев, когда...

Номер патента: 1374206

Опубликовано: 15.02.1988

Авторы: Анисимов, Исаков, Капитонов, Соколов

МПК: G05F 1/569

Метки: защиты, интегральных, стабилизаторов, тепловой, узел

...допустимой температуры,падение напряжения на резисторах 1416 меньше, чем пороговое напряжениеэмиттер - база Ц Б ,транзистора 10, и узел защиты не влияет наработу стабилизатора, При увеличении35температуры кристалла падение напряжения на резисторах 14-16 возрастает, а напряжение эмиттер - базатранзистора 10 уменьшается и в тот40момент когда они станут равны транФзистор 10 открывается, транзистор 9закрывается и переключает ток коллектора 21 транзистора 3, транзистор 8открывается и шунтирует управляющий45вход регулирующего элемента 22, выключая тем самым стабилизатор, Температура последующего включения стабилизатора меньше температуры еговыключения за счет дополнительногопадения напряжения на резисторе 16;50созданного током коллектора...

Номер патента: 1377785

Опубликовано: 28.02.1988

Авторы: Дворкин, Монахов, Овечкин, Страхов

МПК: G01R 31/3177

Метки: интегральных, схем

...йередний фронт которого поступает на Ч-вход счетчика 2 иразрешает перепись в счетчик 2 двоичного кода, считываемого в моментопроса входа 13.п устройства из блока 3 постоянной памяти (по адресу и, задаваемому со счетчика 2) и поступающего на Э-входы счетчика 2.В ячейке памяти блока 3 постоянной памяти, имеющей адрес и, соответствующей входу 13.п устройства, записан адрес входа устройства (например, код 000 адреса входа 10 13. 1), на который поступает импульсная последовательность, являющаяся исходной (эадающей) относительно зависимой от нее импульсной последовательности на входе 13 .п. Поэтому по переднему Фронту первого отрицательного импульса переноса с выхода селектора 5 импульсов код 000 адреса входа 13.1 записывается в счет"...

Номер патента: 1381513

Опубликовано: 15.03.1988

Авторы: Могутин, Сперанский, Тимонькин, Ткаченко, Улитенко, Харченко

МПК: G01R 31/303, G06F 11/22

Метки: больших, выводов, интегральных, схем

...вход мультиплексора, а мультиплексор 8 соединяет информационный вход группы 9 элементов И с вторым выходом демультиплексора. Таким образом, выводи модуля соответ 20 ствующие его выходам, оказнвавтся соединенными с его выводами, соответствувщим его входам.Нулевой контрольный код,формируемый триггером 6 управления, через коммутатор 2, демультиплексор 7 и мультиплексор 8, проходя через выводы модуля, поступает на информационный вход элемента 2 И-ИЛИ 1. Если в коде, поступавщем на информационный вход элемента 2 И-ИЛИ 1 присутствует30 хотя бн одна единица (что соответствует наличии хотя бн одной неисправности типа "константа 1" или обрыв) то на его выходе присутствует нуль и последовательность тактовых импуль- сов, формируемых генератором 4...

Номер патента: 1381595

Опубликовано: 15.03.1988

Авторы: Карпенко, Пескова, Смирнов

МПК: G11C 11/14

Метки: интегральных, магнитных, памяти, схем

...порядка прохождения битов через отлельный накопительный регистр, то номер бита, вышедшего с некоторого на. коиительного регистра соответствует номеру считанного блока данных, поэтому для подрежима определения наработки на сбой накопительных регистров в счетчике битов фиксируется текущее число сигналов Новая страница. Если считанный бит не совпадает с эталоном, о чем свидетельствует наличие сигнала Ошибка, содержимое счетчика 4 заносится в блок 2.Первый сигнал Данные готовы сбрасывает Ю-триггер 10, устанавливая тем самым режим записи блока 2. Последовательность операций ио каждому сигналу Данные готовы следующая: в подрежиме определения наработки на сбой накопительных регистров содержимое счетчика 3 нара 1 цивается на 1, в то время...

Номер патента: 1383231

Опубликовано: 23.03.1988

Авторы: Баранов, Барановский, Романенков

МПК: G01R 31/303

Метки: интегральных, контактирования, схем

...один вывод подключенияпитания ИС соединен с выходом источника 3 напряжения. 40Устройство работает следующим обРазом,В исходном состоянии при отсутствии контакта между зондами блока 2зондов и выводами ИС 1 датчики 4 потенциала открыты, напряжение на инверсных входах управляемых компараторов 6 превышает напряжение на прямыхвходах, поступающее с блока 5 опорных напряжений, поэтому выходы управляемых компараторов 6 находятся всостоянии логического нуля.После опускания зондов блока 2зсндов на выводы ИС 1 на вывод подкл:ючения питания ИС 1 поступает потенциал источника 3 напряжения. В результате этого на выводах ИС 1 устанавливается потенциал, соответствующий напряжению источника 3 напряжения. При наличии контакта между зондами и выводами...

Номер патента: 1383233

Опубликовано: 23.03.1988

Авторы: Сергеев, Юдин

МПК: G01R 31/317

Метки: интегральных, микросхем, напряжений, пороговых, цифровых

...выра" батывает одиночный импульс пилообразного напряжения, который поступает на 40Ю вход исследуемой микросхемы.2 и измерительный вход цифрового вольтметра 7, работающего в режиме внешнего запуска, Падение напряжения на резисторе 3 отформировывается ключом 4 в прямоугольный импульс, переднийе фронт которого соответствует Б,р, а задний фронт соответствует П,р, Формирователь 5 импульсов вырабатывает два коротких пространственно разделенных импульса запуска вольтметра Цэо, соответствующие переднему 0, и заднему Бфронту импульса прямоугольного напряжения, которые через коммутатор 6 подаются на запускающий вход цифрового вольтметра 7. Вольтметр считывает значение порогового напряжения в момент прихода импульса за,пуска.Формула...

Номер патента: 1397859

Опубликовано: 23.05.1988

Авторы: Адарюков, Малков, Негребецкий, Пашков, Стадченко

МПК: G01R 31/303

Метки: интегральных, линейных, параметров, схем

...счетчика 15. Пусть (у- г, )О, тоГда импульсы с генератора 14 через переключатель 13 будут поступать на прямой вход счетчика 15 и код И в нем буде г увеличиваться. Соответственно коду И коэффициент ослабленияаттенюатора 8 увеличивается до тех пор, пока значение у, выходного сигнала детектора 1 О не превысит значение г о источника 7 опорного напряжения. После этого блок 11 установит переключатель 13 в состояние, при котором импульсы с генератора 14 будут поступать на инверсный вход счетчика 15, и код И в нем и соответственно коэффициент ослабления 1 , аттенюатора 8 будут уменьшаться до тех пор, пока значение ус не стаС нет меньше знаяпня г и т,д, В результате нескольких чередующихся циклов увеличения и уменьшения коэффициент ослабления...

Номер патента: 1401418

Опубликовано: 07.06.1988

Авторы: Белогуб, Бровко, Номировский

МПК: G01R 31/3181

Метки: интегральных, схем

...измерительный резистор 5 при этом протекает суммарный ток, равный сумме токов утечки в измерительной линии, коммутаторе 6, цепях обратной связи, повторителе 4 и входного тока объекта 13 контроля, Падение напряжения на измерительном резисторе 5, пропорциональное сумме этих токов, выделяется сумматором 10. При этом на 10 первый вход сумматора 10 поступает напряжение с выхода повторителя 4 через инвертор 9, выполненный на базе усилителя 32 с единичным коэффициентом усиления, определяемым резистора ми 33 и 34На второй вход сумматора 10 поступает напряжение с выхода программируемого источника 3 напряжений, Коэффициент передачи сумматора 10 определяется резистором 36 обратной связи. Выделенное напряжение с выхода сумматора 10 поступает на...

Номер патента: 1404987

Опубликовано: 23.06.1988

Автор: Малецкий

МПК: G01R 31/28, G01R 31/40

Метки: интегральных, параметров, стабилизаторов

...18 и 19, прямые выходы которых соединены с соответствующими первыми выводами индикаторов 30 и 31, вторые выводы которых соединены с общей шиной, третий ("+ изм.2") и четвертый ("- изм.2") входы блока 9 управления соединены с соответствующими вторыми входами элементов И-НЕ 26 и 25, вход формирователя 12 одиночных импульсов через нормально разомкнутую кнопку 28 соединен с общей шиной, выход формирователя 12 одиночных импульсов сое35 динен с Р-входом триггера 13, с К. входами триггеров 18 и 19 и с управляющим входом реверсивного счетчика20, второй и третий входы которого5соединены соответственно с выходамиэлементов И - НЕ 22 и 23, общая шинасоединена с подвижными контактамипереключателя 27, неподвижные контакты которого соединены...

Номер патента: 1406539

Опубликовано: 30.06.1988

Авторы: Архипов, Афанасьев

МПК: G01R 31/04, G01R 31/28

Метки: интегральных, контактирования, схем

...входе АЦП 7.Напряжение 0(п) поступает на вход АЦП 7, который имеет разрядность М, и может сформировать на выходе макЭО симальное значение двоичного кода с десятичным весом ш=2"-1 при Ц(п)=Е на входе. Если П(п)Е, то на выходе АЦП 7 формируются двоичные коды, десятичный вес а которых меньше и может быть подсчитан из соотношения 35П (и) (2 мли напряже колеблетс П (и) +Ж (и)оичные код ие Ц(п) на вых в пределах 2на выходе АЦП 7 мея и их десятичный вес е двоичные коды, лежа- диапазоне и поступаюобразователя 10, должать одному и тому же ольку отклонение чем отклонение ВП(п),. изменению и на еди 5 то дв няютс ш, .Вс щие в я, меняетс е различны некотором щие н ны со п ветствов по качению и, П(п) /2 мен е, ее соответстницу. обы преобразо с...

Номер патента: 1406603

Опубликовано: 30.06.1988

Авторы: Золотой, Легонин, Садыхов, Шаренков

МПК: G06F 17/14

Метки: базисе, интегральных, обобщенных, преобразования, уолша, функций

...поступают на входпервого яруса (1 = 1) устройства, 35длина элемента 2 задержки которогоравна И/2. Через И/2 тактов на входы сумматора-вычитателя 3 первойгруппы поступают коэффициенты С иС 2далее С 1 и С /2 и т,д при0этом на выходах суммы (+) и разности (-) сумматора-вычитателя 3 первой группы будут сформированы (С +(С - С/ ) и т.д. соответственно,15В зависимости от значения разрядакода и . на выходах сумматоров-вычитателей 4 и 5 будут сформированы суммы или разности кодов, Следует отК метить, что в каждом (2 )-м операционном блоке на второй вход сумматора-вычитателя 5 подается нулевойкод постоянно, т,е, на выход суммаК тора-вычитателя 5 каждого (2 )-гооперационного блока информация с пер вого входа проходит без изменения,Введение...

Номер патента: 1406771

Опубликовано: 30.06.1988

Авторы: Буй, Гуменюк

МПК: H03K 17/30, H03K 17/687

Метки: включения, интегральных, источников, мдп, питания, последовательного, схемах

...21 В.При превышении напряжением второго - высоковольтного источника литания, значения порогового напряженияМДП-транзисторов во внутренних точках устройства начинает происходитьпроцесс огряботки логических уроннейи в момент С устанавливаются уровни потенциалон, обеспечивающие выполнение устройством своих функций. Вмомент временинапряжение на высоковольтном источнике питания ужепревйцяет напряжение низковольтногоисточника питания, и дальнейшее увеличение напряжения ня высоковольтномисточнике питания - шине 21, приво т,дип к увеличению потенциала на выходной клемме 37 устройства, посколькуня выходе 12 порогового элемента 1потенциал находится ня единичномуровне и возрастает, отслеживая возрастание нысоковольтного питания,Рассмотрим работу...

Номер патента: 1408393

Опубликовано: 07.07.1988

Авторы: Латышев, Лисовский, Ломако

МПК: G01R 31/3181

Метки: интегральных, качества, мдп, схем, тестовыми, транзисторами

...без ошибок. При этих же лозах измеряют значения пороговых напряжений тестовых и- и р-канальных транзисторов. Циклы облучения - измерения параметров проводят до тех пор, пока це будет достИГНУто ЭНДЧЕНИЕ Я = Со. ЗДВИСИМОСтИ Г и П от лозы облучения (Р) испольгрЗУются Д 5151 пос ГРО ения ФУцк дни Го (11 с ) которая позволяет оценить качество схемотехпичес 1 со 1 о п 11 ое 1 стд. Нд фиг, 1-3 приведецы графики, логясцяющие предлагаемый способ.На фиг.1 показаны зависимости пороговых напряжений тестовых р-канальных транзисторов от дозы облучениядля схем 1 и 11. Указаны точки перехода линейной зависимости 1), (Р) кнелинейной, которые в нашем случаесоответствуют дозе = 10 Р. Видно,что изменение Б,р (Р) для схемы 11вьш 1 е, чем для схемы 1....

Номер патента: 1411571

Опубликовано: 23.07.1988

Авторы: Лурье, Стучебников, Суханов, Ячук

МПК: G01B 7/16

Метки: интегральных, источника, настройки, питанием, стабилизированного, тензомостов

...10, йредставляющими собой вершины диагоналей тензомоста.Способ осуществляется следующим образом,45Подключают диагональ питания тензомоста к источнику стабилизированноо напряжения и измеряют начальный ровень сигнала тензомоста при двух различных температурах, Одновременно ри тех же температурах определяют сопротивление диагонали питания теномоста. Полученные данные подставляют в Формулу для расчета требуемо :Го уровня выходного напряжения где 0 - расчетное значение .нанряжения на выходе измерительной диагонали тензомоста, обеспечивающее стабилизацию начального уровня сигнала тензомоста от температуры; ЩТ)и Б(Т) - напряжения на выходе измерительной диагонали тензомоста при температурах Т, и Т,К(Т)и К(Т) - сопротивления диагонали питания...

Номер патента: 1415476

Опубликовано: 07.08.1988

Автор: Бугаец

МПК: H05K 1/11

Метки: интегральных, контактирующее, кристаллов, монолитных, свч, схем

...в гнездо 8, образованное прямоугольным отверстием 3 и плоскостьюпьедестала. Кристалл накрывается элас.томерным разъемом 11 (фиг.1). При визуальном наблюдении с помощью микроскопа золотые контакты 13 совмещаютс контактными площадками на кристалле 14 и диэлектрической подложке 4,и подается разряжение (форвакуум) . Это обеспечивает надежный электрический контакт экрана кристалла 14 с металлическим основанием 1, а также замыкание с помощью контактов 13 на пленке 12 соответствующих контактных площадок на кристалле 14 и диэлектрической подложке 4, или выступом 2 на металлическом основании 1 (корпуса)После этого включаются питающие напряжения, подаются измерительные сигналы и производятся измерения соответствующих электрических...