Устройство для управления блокомпамяти

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик(22) Заявлено 191078 (21)2677326/18-24с присоединением заявки йо(51)М. Кл.з 6 11 С 7/00 Государственный комнтет СССР ко делам нзобретеннй н открытнй(54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ БЛОКОМ ПАМЯТИ Изобретение относится к вычислительной технике и может быть использовано в автоматизированных измерительных системах (АИС), получающих и обрабатывающих с помощью ЭВМ информацию о нескольких исследуемых процессах.Известно устройство, содержащее регистр числа, усилители считывания и формирователи записи, регистр адреса, выходы которого подключены к дешифратору адреса, адресные ключи, входы которых соединены с дешифратором адреса, а выходы - с соответствующими входами блоков памяти, блок местного управления и шину нулевого потенциала (1).Однако функциональные возможности такого устройства недостаточны для работы в составе АИС, предназначен О ной для регистрации и обработки информации о нескольких исследуемых процессах.Наиболее близким техническим решением к предлагаемому изобретению является устройство для управления оперативным накопителем, содержащее регистр числа, дешифратор адреса, первые входы которых соединены с первым выходом формирователя импульсов, ЗО регистр адреса, выходы которого под- . ключены к соответствующим вторым входам дешифратора адреса, а входы - к соответствующим первым выходам пер-. вого счетчика адреса, первый и второй входы которого соответственно соединены со вторым и третьим выходами формирователя импульсов, и блок задания режима работы 2.Запись, и считывание информации осуществляются лишь последовательно, в порядке поступления чисел на вход ЗУ. Однако при обработке результатов измерений нескольких процессов, зарегистрированных в одном блоке памяти, такой порядок считывания приводит к усложнению программы обработки информации на ЭВМ и не позволяет выводить данные на монитор для предварительной оценки результатов эксперимента.Цель изобретения - расширение области применения устройства за счет изменения порядка считываемой информации.Указанная цель достигается тем, что устройство содержит второй счетчик адреса, первый и второй элементы ИЯИ, регистр установки логической единицы, формирователь управляющих сигналов и ключ, при этом первый вы 809345ход блока задания режима работы соедивыход ключа соединен со вторым входом 10 15 20 На чертеже изображена блок-схемаустройства,Устройство содержит регистр чис"ла 1, регистр адреса 2, дешифраторадреса 3, формирователь импульсов 4,блок 5 задания режима работы, первыйсчетчик адреса б, второй счетчик адреса 7, первый элемент ИЛИ 8, второйэлемент ИЛИ 9, формирователь 10 управляющих сигналов, регистр 11 установки логической единицы, ключ 12,управляющие шины 13-23 и блок памяти 24Устройство обеспечивает работу врежимах "Запись", "Считывание" и"Контроль информации".Р е ж и м "3 а п и с ь".Из контроллера АИС (на чертежене показан) по шине 13 на вход блока5 задания режима работы поступаетсигнал, соответствующий режиму "Запись". При этом на первом 15 и третьем 17 выходах 15 и 17 блока 5 задания режима работы появляются управляющие потенциалы, которые поступаютна ключ 12 и через первый элементИЛИ 8 - на третий управляющий входвторого счетчика адреса 7, подготавливая их к работе. На шине 16 (второйвыход блока 5 задания режима работй) управляющий потенциал отсутствует. Одновременно пошине 18 на. вход формирователя импульсов 4 поступает сигнал "Начало работы", покоторому Формирователь импульсов 4формирует импульс сброса. Этот импульспо шине 21 (второй выход формирователя импульсов 4) поступает на первыевходы всех разрядов первого б и второго 7 счетчиков адреса и устанавли.вает их в нулевое положение. В регистр адреса 2 поступает начальныйкод адреса. 25 40 55 нен с первым входом первого элемента ИЛИ, второй выход - с первым входом второго элемента ИЛИ, а третийвыход - с первым входом ключа, второй вход которого соединен со вторымвыходом первого счетчика адреса, а первого элемента ИЛИ и с первым входом формирователя упранляющих сигналов, второй вход которого соединен спервым выходом второго счетчика адреса и со вторым входом второго элемента ИЛИ, выход которого соединен стретьим входом первого счетчика адреса, первый и второй входы которогосоответственно соединены с первым исо вторым входами второго счетчикаадреса, третий вход которого подключен к выходу первого элемента ИЛИ,а четвертый вход - к выходу регистраустановки логической единицы, входырегистра адреса соединены с соответствующими вторыми выходами второгосчетчика адреса. 30 35 45 0 С приходом на шину 19 первого синхроимпульса Формирователь импульсов 4 Формирует импульс запроса, которыйпо шине 20 (первый выход формирователя импульсов 4) поступает на регистр числа 1 и на первый вход дешифратора адреса 3, Осуществляется запись числа первого слова перного измеряемого процесса в первую ячейку блока памяти 24. Далее тактовый импульс с задержкой относительно импульса "Запрос" на время, необходимоедля записи числа в блок памяти 24, пошине 22 (третий выход Формирователя импульсов 4) поступает на вторые (счетные) нходы обоих счетчиков адреса б и 7. Однако, поскольку управляющий потенциал на первый счетчик бне подан, то прибавление единицы происходит лишь во втором счетчике 7. С приходом на шину 19 нторого синхроимпульса происходит запись первого слова второго измеряемого процесса и так далее до тех пор, пока на выходе второго счетчика адреса 7 не установится код числа равного числу измеряемых процессов. При этом на втором выходе счетчика адреса 7 образуется сигнал, который через второй элемент ИЛИ 9 поступает на тре- тий (управляющий) вход первого счетчика адреса б, подготавливая его к работе.Следующий тактовый импульс изменяет состояние обоих счетчиков. В младшем разряде перного счетчика адреса 6 устацанливается "1", а второй счетчик адреса 7 переходит в нулевое положение, после чего управляющий потенциал с третьего входа первого счетчика адреса 6 снимается. С приходом импульса запроса в блок памяти 24 записывается второе слово первого процесса, в следующем такте - второе слово второго процесса и т.д.В предлагаемом режиме работа устройства будет. продолжаться до техпор, пока на всех первых выходах перного счетчикаадреса б не установится ".1". Тогда на втором выходе этогосчетчика образуется сигнал переполнения, который через открытый ключ 12 поступит на первый нход формирователя 10 управляющих сигналов, с приходом на который сигнала переполнения со второго выхода второго счетчикаадреса 7 формируется управляющий сигнад, который по шине 23 поступит в контроллер КИС и прекратит работу устройства н режиме запись.Р е ж и м "С ч и т ы в а н и е", Управляющий сигнал, соответствующий данному режиму работы, по шине 13 поступает на вход блока 5 задания режима работы. При этом на втором 16 и третьем 17 выходах появляются потенциалы, поступающие на ключ 12 и через второй элемент ИЛИ 9 - на третий управляющий вход первого счетчика адреса 6. По сигналу "Начало работы" все разряды обоих счетчиков устанавливаются в нулевое положение.С приходом первого синхроимпульса формирователь импульсов 4 формирует импульс запроса, и на выходе регистра числа 1 появляется код числа первого слова первого измеренного процесса. Тактовый импульс проходит с третьего выхода формирователя импуль сов 4 по шине 22 на вторые счетные входы счетчиков адреса б и 7 и в мпадшем разряде первого счетчика адреса 6 устанавливается "1".С приходом второго синхроимпульса на выходе регистра числа 1 появляется код числа второго слова первого процесса, а первый счетчик адреса б переходит в следующее положение. И так до тех пор, пока все числа, соответствующие первому измеренному 20 процессу не будут считаны. Затем со второго выхода первого счетчика адреса б на третий управляющий вход второго счетчика адреса 7 через ключ 12.и первый элемент ИЛИ 8 подается 2 управляющий сигнал. Следующий тактовый импульс перебросит первый разряд второго счетчика адреса 7 в положение "1", а все разряды первого счетчика адреса б установятся в нулевое положение, что соответствует коду адреса первого слова второго процесса.Аналогичным образом будет осуществляться считывание последующих слов второго процесса и т.д. После того, как закончится считывание чисел последнего иэ измеренных процессов, на оба входа формирователя 10 управляющих сигналов со вторых выходов счетчиков адреса б и 7 через ключ 12 поступают управляющие сигналы, и фор мирователь 10 управляющих сигналов формирует сигнал переполнения, после чего работа устройства в режиме считывания прекращается.Режим "Контроль и н формацииф.Управляющий сигнал, соответствующий режиму считывания, поступает на шину 13, а на шину 14 - сигнал, соответствующий режиму "Контроль инфор- ц 0 мации". При этом управляющий потенциал устанавливается лишь на втором выходе 16 блока 5 задания режима работы. Ключ 12 переходит в закрытое состояние.На выходе счетчика 7 с помощью регистра 11 установки логической единицы устанавливается код, соответствующий номеру контролируемого процесса.С приходом синхроимпульсов форми рователь импульсов 4 формирует импульс запроса и тактовые импульсы, поступающие на счетные входы счетчиков адреса б и 7. Однако поскольку сигналы переполнения, появляющиеся 65 на втором выходе первого счетчика адреса б через ключ 12, на третий управляющий вход второго счетчика адреса 7 не проходят, то его состояние не меняется и сигналы переполнения на выходе формирователя управляющих сигналов 10 не формируются. Первый счетчик адреса б работает в циклическом режиме, поэтому происходит переодическое считывание чисел одного контролируемого процесса.Предлагаемое устройство может быть реализовано на интегральных микро,.схемах типа ТТЛ например, серии К 155. Счетчики адреса б и 7 собраны по параллельно-последовательной схеме на триггерах типа Э-К и логических элементах типа И-НЕ. Формирователь импульсов 4 содержит элементы И-НЕ и линии задержки. Регистр 11 установки логической единицы представляет собой кнопочный переключатель, контакты которого подключены к элементам И-НЕ. На элементах И-НЕ выполнены блок 5 задания режима работы, формирователь 10 управляющих сигналов и ключ 12. Управляемый блок памяти 24, регистр числа 1 с усилителями считывания и формирователями записи, регистр адреса 2 с усилителями, дешифратор адреса 3 с ключевыми схемами конструктивно объединены в единый блок-модуль оперативной памяти, выпускаемый промышленностью. Информационная емкость модуля 2048 18-разрядных слов. Соответственно число разрядов й) в регистре адреса равно 11.В режиме "Запись" информация от датчиков на вход регистра числа 1 поступает через коммутатор каналов и АЦП. При считывании информация с выхода регистра числа 1 поступает в память ЭВМ, а в режиме "Контроль информации" - через цифроаналоговый преобразователь на монитор, в качестве которого может быть использован осциллограф. Синхронная работа устройства для управления блоком памяти и внешних устройств обеспечивается с помощью контроллера АИС.При использовании предлагаемого устройства достигается существенное упрощение схемы запоминающего устройства, обеспечивается работа буферноГо ЗУ в режимах "Запись", "Считывание" и "Контроль информации", режим "Контроль информации", позволяет осуществлять предварительную оценку полученных данных, в режиме "Считывание" обеспечивается такой порядок вывода информации, при котором существенно упрощается алгоритм обработки результатов измерений на ЭВМ и соращаются затраты машинного времени. Формула изобретения Устройство для управления блокомпамяти, содержащее регистр числа,809345 НИИПИ Заказ 439/67 Тираж 656 Подписное жгород,ул.Проектная лиал ППП "Патен дешифратор адреса, первые входы которых соединены с первым выходом формирователя импульсов, регистр адреса,выходы которого подключены к соответствующим вторым входам дешифратораадреса, а входы - к соответствующимпервым выходам первого счетчика адреса, первый и второй входы которогосоответственно соединены со вторыми третьим выходами формирователя импульсов, и блок задания режима работы, о т л и ч а ю щ е е с я тем,что, с целью расширения области применения устройства за счет измененияпорядка считываемой информации, оносодержит второй счетчик адреса, первый и второй элементы ИЛИ, региструстановки логической единицы, формирователь управляющих сигналов иключ, при этом первый выход блока задания режима работы соединен с первым входом первого элемента ИЛИ, второй выход - с первым входом второгоэлемента ИЛИ, а третий выход - с первым входом ключа, второй вход которого соединен со вторым выходом первого счетчика адреса, а .выход ключасоединен со вторым входом первогоэлемента ИЛИ и с первым входом формирователя управляющих сигналов,.второй вход которого соединен с первымвыходом второго счетчика адреса исо вторым входом второго элементаИЛИ, выход которого соединен с третьим входом первого счетчика адреса,первый и второй входы которого соответственно соединены с первым и соо вторым входами второго счетчика адреса, третий вход которого подключенк выходу первого элемента ИЛИ, а четвертый вход - к выходу регистра установки .логической единицы, входы5 регистра адреса соединены с соответ-.ствующими вторыми выходами второгосчетчика адреса.Источники информации,принятые во внимание при экспертизещ 1. Авторское свидетельство СССРР 608197, кл. 6 11 С 11/24, 1978.2. Авторское свидетельство СССР9 463145, кл. 6 11 С 7/00, 1975 (прототип),