Накопитель для запоминающего устройства
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
(5 ) ССГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬТИЙОПИСАНИЕ ИЗОБРЕТК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ИЯ 1.(54 ) (57 ).НАКОПИТЕЛЬ ДПЯ ЗЛПОМИНЛОЩЕГО УСТРОЙСТВА, содержащий матрицуячеек памяти, первую группу элементов коммутации тока, каждый из которых состоит из первого и второготранзисторов, вторую группу элементов коммутации тока, каждый из которых выполнен на транзисторе, третьюгруппу элементов коммутации тока,элементы предотвращения ложной записи, каждый из которых состоит издвухэмиттерного транзистора и резистора, первый вывод которого соединен с базой двухэмиттерного транзистора, первый элемент смещения уровня напряжения, выполненный на диоде, группу источников тока, первы,второй и третий источники тока, причем в каждой строке матрицы словарныевходы ячеек памяти, являются входомсловарной выборки накопителя, а словарные выходы подключены к первомувыходу соответствующего источникатока группы, в каждом столбце матрицыпервые и вторые разрядные входыячеек памяти соответственно подключены к коллекторам первого и второго транзисторов элемента коммутации тока первой группы, к первомуи второму эмиттерам транзистора элемента предотвращения ложной записи,.базы транзисторов элементов коммутации тока первой и второй группявляются входом разрядной выборкинакопителя, коллектор транзистораэлемента коммутации тока второйгруппы соединен с первым выводом резистора элемента предотвращения ложной записи, второй вывод которогоподключен к катоду диода элементасмещения уровня напряжения, анодкоторого подключен к шине положительного напряжения пц 1 ения, эмиттерытранзисторов элементов коммутациитока первой и второй групп подключе-.ны соответственно к первым выводампервого и второго источников тока,первый вывод третьего источника токаподключен к входам элементов коммутации тока третьей группы, вторыевыводы источников. тока подключены;:кшине отрицательного напряжения нитания, о т л и ч а ю щ и й с я тем,что, с целью повьппения быстродействия, в него введены опорный элемент коммутации тока выполненныйна транзисторе, эмиттер.которогосоединен с первым выводам третьегоисточника тока, дополнительный элемент смещения уровня напряжения,состоящий из реэистора,первого и вто-рого диодов и йсточника тока, причем первый вывод резистора подключен к шине положительного напряжения питания, второй - к коллекторам транзисторов элементов предотвращения ложной записи и к аноду первого диода, катод которого1137537 подключен к аноду второго диода,катод которого подключен к базетранзистора опорного элемента коммутации тока и к первому выводуисточника тока, второй вывод которого подключен к шине отрицатель"ного напряжения питания и элементускорения выключения тока, состоящий иэ первого и второго транзисторов и резистора, первый выводкоторого подключен к базе первоготранзистора, эмиттер. которого подключен к базе второго транзистора,эмиттер которого и база первоготранзйстора подключены соответственно к базе и коллектору транзистора опорного элемента коммутациитока, второй вывод резистора и Изобретение относится к вычислительной технике и предназначено для использования в цифровых полупроводниковых схемах памяти, в частности н интегральных схемах оперативной па. - 5 мяти на биполярных транзисторах.Известен накопитель, в котором имеются цепи, ускоряющие процесс выборки информации путем включения дополнительного тока для перезаряда паО разитных емкостей словарных шин, В этом накопителе дополнительный ток в статическом состоянии протекает в словарные шины выбранной строки 11.Недостатком его является то, что в нем ускоряется перезаряд паразитных емкостей только словарных шин. Распространить данный способ ускорения на перезаряд паразитных емкостей разрядных шин невозможно ввиду ограничений на величину тока разрядных шин в статическом состоянии.Наиболее близким по технической сущности к предлагаемому является накопитель с токовой выборкой по разрядам, осуществляемой с помощью переключения тока первого источника тока в разрядные шины первыми элементами коммутации то ка, содержащий также в каждом столбце элемент предотвращения ложной записи, повышающий потенциалы разколлекторы первого и второго транзи-сторов подключены к шине положительного напряжения питания, дополнительный вход элемента коммутациитока третьей группы подключен кбазе транзистора соответствующегоэлемента коммутации тока второй группы,2, Накопитель по п.1, о т л и ч аю щ и й с я тем, что каждый элемент коммутации тока третьей группы состоит из первого и второго транзисторов, коллекторы которых являются первым и вторым выходами элемента коммутации тока третьей группы, эмиттеры - входом, а базы - до- полнительным входом. рядных шин в невыбранных столбцахи отключаемый в выбранном столбце спомощью переключения тока второгоисточника тока вторыми элементамикоммутации тока, третий источниктока, подключенный к разрядным шинам с помощью третьих элементовкоммутации тока 12 1,Недостатком накопителя являетсяограниченное быстродействие, Элементы предотвращения ложной записинеобходимы для обеспечения работоспособности накопителя с токовойвыборкой, но они увеличивают логический перепад по разрядным шинам,что снижает быстродействие при выборке. Подключение третьего источника тока к разрядным шинам черезтретьи элементы коммутации тока недает ускорения перезаряда емкостейразрядных шин в:выбранном столбце,.поскольку ток этого источникавключается в невыбранные столбцы,что позволяет лишь незначительноснизить логический перепад по разрядным шинам, Как известно, невозможно прямое увеличение .тока первого источника тока (тока считывания), перезаряжающего емкости разрядных шин, свыше максимально допустимого. Его величина ограничена условием сохранения не нижедопустимого логического перепадаЭ 137537в выбранной ячейке памяти, поскольку с ростом этого тока величиналогического перепада уменьшается,Цель изобретения - увеличениебыстродействия накопителя. 5Поставленная цель достигаетсятем, что в накопитель, содержащийматрицу ячеек памяти, первую группуэлементов коммутации тока, каждый изкоторых состоит из первого и второготранзисторов, вторую группу элементовкоммутации тока, каждый иэ которыхвыполнен на транзисторе, третью группу элементов коммутации тока, элементы предотвращения ложной записи, каж дый из которых состоит из двухэмиттерного транзистора и резистора,первый вывод которого соединен с базой двухэмиттерного транзистора,первый элемент смещения уровня напряжения, выполненный на диоде, группуисточников тока, первый, второй итретий источники тока, причем вкаждой строке матрицы. словарныевходы ячеек памяти являются входомсловарной выборки накопителя, асловарные выходы подключены к первому выходу соответствующего источника тока группы, в каждом столбцематрицы первые и вторые разрядные выходы ячеек памяти соответственно подключены к коллекторампервого и второго транзисторов элемента коммутации тока первой группы, к первому и второму эмиттерамранзистора злеиа предотвращенияложной записи, базы транзисторовэлементов коммутации тока первойи .второй групп являются входом разрядной выборки накопителя, коллектортранзистора элемента коммутации тока второй группы соединен с первымвыводом резистора элемента предотвращения ложной записи, второй вывод которого подключен к катоду диодапервого элемента смещения уровня на-.пряжения, анод которого подключенк шине положительного напряжения питания, эмиттеры транзисторов элементов коммутации тока первой и второй групп подключены соответственнок первым выводам первого и второгоисточников тока, первый вывод третьего источника тока подключен к входамэлементов коммутации тока третьейппы вторые выводы источниковтока подключены к шине отрицательного напряжения питания, дополнительновведены опорный элемент коммутации 4тока, выполненный на транзи.торе,эмиттер которого соединен с первымвыводом третьего источника тока, дополнителвный элемент смещения уровня напряжения, состоящий из резистора, первого и второго диодов и источника тока; причем первый выводрезистора подключен к шине положительного напряжения питания, второй "к коллекторам транзисторов элементов предотвращения ложной записи и каноду первого диода, катод которогоподключен к аноду второго диода, катод которого подключен к базе транзистора опорного элемента коммутациитока и к первому выводу источника тока, второй вывод которого подключенк шине отрицательного напряженияпитания, и элемент ускорения выключения тока, состоящий из первого ивторого транзисторов и резистора,первый вывод которого подключен кбазе первого транзистора, эмиттеркоторого подключен к базе второготранзистора, эмиттер которого и база первого транзистора подключенысоответственно к базе и коллекторутранзистора опорного элемента коммутации тока, второй вывод резистораи коллекторы первого и второготранзисторов подключены к шине положительного напряжения питания, до- .полнительный вход лемента коммутации тока третьей группы подключен кбазе транзистора соответствующеговторого элемента коммутации токавторой группы.Каждый элемент коммутации токатретьей группы состоит из первого ивтороготранзисторов, коллекторыкоторых являются первыми и вторымивыходами элемента коммутации токатретьей группы, эмиттеры - входом,а базы - дополнительным входом.На чертеже представлена электрическая схема накопителя,Ячейки памятиобъединены встроках по словарным входам и выходам соответственно первым 2 и вторым 3 .,ловарным шинам, а в столбцах по первым и вторым разрядным входам - соответственно первыми 4 ивторыми 5 разрядными шинами. Первые словарные шины 2 являются соответствующими входами 6 словарнойвыборки накопителя, вторые .словарные шины 3 подключены соответственно к первым выводам источниковтока 7 группы. Первые 4 и вторые 513537 3разрядные шины каждого столбца являются соответствующими выходами :8 накопителя для снятия считанной инФормации и подачи управляющих сиг; налов записи и подключены к коллек торам соответственно первого 9 и второго 10 транзисторов первой группы элементов коммутации тока, эмиттеры которых объединены и подключены к первому выводу первого 1 О источника тока 1, базы подключены к входам 12 разрядной выборки накопи теля, Вазы, змиттеры и коллекторы транзисторов 13 второй группы элементов коммутации тока подключены соответственно к базам первых 9 транзисторов первой группы элементов коммутации тока, к первому выводу второго источника тока 4 и через резисторы 15 к первым выводам элемен тов предотвращения ложной запйси, вторые выводы которых подключены к катоду диода 16 элемента смещения уровня напряжения, анод которого под-ключен к шине положительного напряжения питания 17, Коллекторы транзисторов 13 второй группы элементов коммутации тока подключены также к базам соответствующих двухэмиттерных транзисторов 18 элементов предотвра-щения ложной записи, первые и вторые эмиттеры которых подключены соответственно к первым 4 и вторым 5 разрядным шинам. Коллекторы,эмиттеры и базы первых 19 и вторых 20 транзисторов элементов третьей группы коммутации35 тока подключены соответственно к первым 4 и вторым 5 разрядным шинам, к первому выводу третьего источника тока 21 и к входам 12 разрядной выбор 40 ки накопителя. Коллекторы транзисторов 18 элементов предотвращения ложной записи объединены и подключены к первому выводу резистора 22 дополнительного элемента смещения уровЬ ня напряжения, второй вывод которого подключен к шине 17 цположительного напряжения питания. Эмиттер, коллектор и база транзистора 23 опорного элемента коммутации тока подключены соответственно к первому выводу ис 50 точника тока дополнительного элемента смещения уровня напряжения, к первому выводу источника тока дополнительного элемента смещения уровня напряжения, к первому выводу резистора 24 элемента ускорения выключения тока и через последовательно включенные первый 25 и второй 26 последовательно включенные диоды к первому выводу резистора 22 и первому выводу источника тока 27 дополнительногоэлемента смещения уровня напряжения,в котором анод первого диода 25 подключен к первому выводу резистора 22,катод к аноду второго диода 26, катод которого подключен к первому выводу источника тока 27, В элементе ускорения выключения тока база и эмиттер первого транзистора 28 подключены соответственно к первому выводу резистора 24 и к базе второготранзистора 29, эмиттер которого подключен к базе транзистора 23 опорногоэлемента коммутации тока, второй вывод резистора 24 и коллекторы перво.го 28 и второго 29 транзисторов подключены к шине положительного напряжения питания 17. Вторые выводы ис-точников тока подключены к шине 30отрицательного напряжения питания.Все транзисторы в схеме и-р-и-типа,В накопителях с токовой выборкой,к которым относится данный накопитель, могут применяться ячейки памяти различных типов (в том числе тиристорные, инжекционные и т.д. ),На чертеже приведен один из возможных- типов ячейки памяти - с нелинейной переключаемой нагрузкой, обеспечивающей более высокое быстродействие по сравнению с другими известными. Данная ячейка 1 содержит первый 31 и второй 32 двухэмиттерныеи"р-п-транзисторы, первые эмиттерыкоторых подключены к словарной шине 3, вторые эмиттеры соответственно к первой 4 и второй 5 разряднымшинам, коллекторы соответственно кпервым выводам первого 33 и второго 34 резисторов, шунтированных соот-.ветственно первым 35 и вторым 36; диодами, вторые выводы которых подключены к словарной шине 2, базапервого транзистора 31 подключена кколлектору второго 32, база второго32 подключена к коллектору первого 31,Предлагаемый накопитель работаетследУющим образомПри смене адреса столбцов в соответствии с сигналами на шинах 12токи источников тока 11 и 14 переключаются транзистораю 9, 10 и 3во вновь выбираемый разряд из ранеевыбранного. В последнем эа счетвыключения тока из транзистора 3женный накопитель позволяет за счетимпульсного включения тока источникатока повысить ток перезаряда паразитных емкостей разрядных ьин в выбранном столбце только в момент переключения при смене адреса столбцов. При этом величина тока считывания в статическом состоянии не увеличивается и заданное ограничениена него не нарушается. Сигнал тока,поступающий по разрядным шинам вусилитель записи-считывания (УЗС ),появляется при перераспределении тока разрядных шин между выбраннойячейкой и транзисторами УЗС, которыеобъединены по эмиттерам с помощьюразрядных шин с транзисторами ячеекпамяти, В образованных эмиттер-:но-связанных переключателях токатранзисторы УЗС играют роль опорных транзисторов с опорным .потенциалом на базе, В таких ключах сограниченной величиной тока (токасчитывания ) и большой емкостью вобщей эмиттерной точке (паразитной емкости разрядной шины) самымдлительным будет процесс включениятока в опорные транзисторы,Включение тока происходит только послеразряда паразитной емкости разрядной шины током считывания и понижении потенциапа общей эмиттернбй.точки (разрядной пины ) настолько,что падение напряжения на переходебаза - эмиттер опорного транзистора достигает порогового значенияотпирания этого р-и"перехода. Приувеличении тока считывания времявключения тока в опорный транзистор (т.е. и время выборки) уменьшается до тех пор, пока определяющим для времени задержки включениятока не станет процесо переключения потенцнапа на базах транзисторов ячеек, связанный с перезарядомемкостей словарных шин,Таким образом, предлагаемый накопитель обладает по сравнению с известными следующим положительньи эффектом. В нем в момент переключения тока считывания в разрядные шины выбранного столбца (токовая выборка ) кратковременно на определенный заданный лериод включается дополнительный ток считывания, ускоряющий перезаряд паразитных емкостей разрядных шии,7 1137537и уменьшения падения напряжения нарезисторе 15 формируется положи-тельный скачок напряжения на базетранзистора 8. Транзистор 18 в данном .случае работает как эмиттернцйповторитель, повышая потенциал разрядных шин и перезаряжая их паразитнце емкости. Импульс тока перезаряда, протекая в коллекторе транзистора 18, формирует отрицательный им- Опульс напряжения на резисторе 22,Чем больще паразитная емкость и больше длительность отрицательногоимпульса. Этот импульс с учетом смещения напряжения на диодах 25 и 26 1поступает иа базу транзистора 23.Последний образует с транзисторами19,20 эмиттерно-связанный переключатель тока и при пдступленни отрицательного импульса ток источника тока 21 переключается из транзистора23 в транзисторы 19,20 выбранногоразряда. Дополнительный ток переключается в транзисторы 19,20 именновыбранного разряда потому, что вэтом разряде на вход 2 поступаетсигнал разрядной выборки ( ) и набазах этихтранзисторов потенциал выше, чем у идентичных им транзисторов в остальных невцбранных 30разрядах, потенциал на базах которыхсоответствует "0". Добавочный ток источника тока 21 во вновь выбранномразряде на короткое время увеличивает ток считывания, задаваемый в разряднье шины источником тока 11.Впредлагаемом накопителе предусмотрена регулировка .длительности .периода протекания дополнительного тока,которая обеспечивается цепью управ 40ления задним фронтом запускающего от 1рицательного импульса на базе транзистора 33. После переключения токаиз транзистора 23 в транзисторы 19,20с определенной задержкой определяеЭ45мой постоянной времени коллекторнойцепи транзистора 23, повышается напряжение на входе эмиттериого повтори. теля, образованного транзисторами28 и 29. Данный эмиттернцй повторитель повышает потенциал на базе транзистора 23 независимо от сигнала,поступающего через диоды 25 и 26. Темсамым достигается обратное переключенрсе дополнительного тока считывания источника тока 21 н транзистор23, причем с определенной заданнойзадержкой. Таким образом преалоСоставительтор О.Колесникова ТехредЛ,Коцю Тираж 583 Подписноенога комитета СССРтений и открытий5, Раущская наб., д. 4/5 Ужгород, ул, Проектная,10534/40ВНИИПИ Государствепо делам изобр
СмотретьЗаявка
3630073, 28.07.1983
МОСКОВСКИЙ ИНСТИТУТ ЭЛЕКТРОННОЙ ТЕХНИКИ
БАЛАШОВ СЕРГЕЙ МИХАЙЛОВИЧ, ДЯТЧЕНКО ВЛАДИМИР НИКОЛАЕВИЧ, РОДИОНОВ ЮРИЙ ПЕТРОВИЧ, СКВИРА АНАТОЛИЙ ВАСИЛЬЕВИЧ
МПК / Метки
МПК: G11C 11/40
Метки: запоминающего, накопитель, устройства
Опубликовано: 30.01.1985
Код ссылки
<a href="https://patents.su/6-1137537-nakopitel-dlya-zapominayushhego-ustrojjstva.html" target="_blank" rel="follow" title="База патентов СССР">Накопитель для запоминающего устройства</a>
Предыдущий патент: Канал ввода информации для накопителя на цилиндрических магнитных доменах
Следующий патент: Резервированное оперативное запоминающее устройство
Случайный патент: Устройство для сборки с натягом деталей типа вал-втулка