Декодирующее устройство -разрядного кода

СООЗ СОВЕТСНИ)СОЦИАЛИСТИЧЕСНИРЕСПУБЛИК 19) (11) 51) 4 Н 03 АНИЕ ИЗОБРЕТ К ДВТОРСН именно к устия информации ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ВИДЕТЕЛБСТВУ(46) 15,12.88. Бюл. Ф 46 (71) Ленинградский электротехнический институт им. В.И. Ульянова (72) А.С. Ибрагимов, В,Д. Лосев, В.Ф, Маханьков и С.Н. Финогеева (53) 621.394.14(088.8)(56) Авторское свидетельство СССР Р 680169, кл. Н 03 М 13/00, 1978.Авторское свидетельство СССР ) 559388, кл. Н 03 М 13/00, 1976. (54) ДЕКОДИРУЮЩЕЕ УСТРОЙСТВО и-РАЗРЯДНОГО КОДА(57) Изобретение относится к вычислительной технике, аройствам преобразован и может быть использовано при декодировании импульсных сигналов.Изобретние позволяет при декодированииинформации равномерно распределятькраевые кванты позиций импульса повсем К отсчетам в течение времениприема кодовой комбинации, что обеспечивает повьппение помехоустойчи. - :вости преобразуемого кода, Декодирующее устройство и в разрядно кода содержит два регистра 1 и 5 сдвига,два сумматора 3 и 10 по модулю два,два мажоритарных элемента 2 и 9, генератор 4 импульсов, делитель 6частоты,блок 7 элементов И Ц, коммутатор 11, содержащий распределитель 12 импульсов и ключи 13, 3 ип.Изобретение относится к вычислительной технике, а именно к устройствам преобразования информации,и Может быть испльзовано при деко 5дировании импульсных сигналов.Цель изобретения - повьппение по-.мехоустойчивости кода.На фиг. 1 представлена функциональная схема декодирующего устройства 1 на фиг. 2 - функциональнаясхема коммутатора и его связи с первым регистром сдвига и вторым сумматором по модулю два)1 на фиг. 3временная диаграмма работы коммутатора.Декодирующее устройство и-раз. -рядного кода содержит первый регистр 1 сдвига, первый мажоритарный элемент 2, первый сумматор 3 по 20модулю два, генератор 4 импульсов,второй регистр 5 сдвига,.делитель6 частоты, блок 7 элементов И 8,второй мажоритарный элемент 9, второй сумматор 10 по модулю два,коммутатор 11, включающий в себя распределитель 12 и ключи 13.На фиг. 1 позициями 14 и 15 обозначены соответственно вход и выходустройства. 30На фиг. 2, иллюстрирующей примерконкретного выполнения коммутатора11 (для случая и = К = 7) и его связи с регистром 1 и сумматором 10,позициями 6 и 17 обозначены соответственно регистр и элемент И, накоторых может быть выполнен распределитель 12, позициями 18, 19 и20 соответственно элементы ЗАПРЕТ,И и ИЛИ, на которых могут быть выполнены ключи 13.На фиг. 3 обозначены соответственно: Г.И. - сигнал, Формируемыйна выходе генератора 4 импульсов;КС 1-КС 7 - сигналы, формируемые на .45соответствующих выходах распределителя 1 2 коммутатора 11 ф БК 1-БК 7сигналы, формируемые на соответствующих выходах ключей 13 коммутатора 1.50Устройство работает следующим образом,Частота сдвигающих импульсов с ге-нератора 4 импульсов в К раз превышает частоту импульсной последовательности, поступающей на вход 14,поэтому, каждой позиции кодовой комбинации дтводится К разрядов пер-,вого регистра 1 сдвига, Коммутатор 11, посредством распределителя 12 и ключей 13, на основании принятого закона коммутации отводов ( - пер-вые выходы первого регистра 1 сдвига , -Ос+1) 1 О,п; 1;-О, Ксоответствующие номеру его ячейки, соединены с первьки информационными входами соответствующего д-го ключа 13 коммутатора 11, 1 - вторые выходы первого регистрасдвига (1 =(1 с+1)+1) -, 1 = Од; 1 = Г, и 1 с) , соответствующие номеру его ячейки, соединены со вторыми информационными входами соответствующего 1-го ключа 13 коммутатора 11, обеспечивают равномерное распределение (тасование) краевых квантов позиции импульса по всем К отсчетам в течение времени приема кодовой комбинации, подключаемых ко входам второго сумматора 1 О по модулю два, который осуществляет К проверок для каждой позиции кода, Сигнал с выхода первого мажоритарного элемента 2 записывается во второй регистр 5 сдвига, Спустя К тактов от начала декодирования, во втором регистре 5 будет записан выходной сигнал первого мажорираторного элемента 2 по первой позиции кода. В это время с делителя б частоты (коэффициент деления К) поступит сигнал на блок 7 элементов И 8 и содержимое второго регистра 5 сдвига одновременно пройдет на второй мажоритарный элемент 9, которьй, по принципу большинства, решает "1" или пО" соответствует данной позиции.Таким образом, устройство, пере- распределяя частотность появления ошибок (возникающих на границах элементов кода, в рассматриваемом случае - 1,7) в пределах квантовых от - счетов на уровне корректирующей способности кода, обеспечивает увеличение помехоустойчивости передаваемой информации.формула изобретенияДекодирующее устройство и-разрядного кода, содержащее первый регистр сдвига, состоящий из и последовательно соединенных 1-разрядных регистров сдвигаи), выход старшего разряда первого регистра сдвига соединен с первыми входами первого мажоритарного элемента и первого сумматора по модулю два, второй входкоторого чвляется входом устройства, генератор импульсов, выход которого соединен непосредственно с первыми входами первого и второго регистров сдвига и,через делитель частоты,5 с первыми входами блока элементов И, выходы которого соединены с входами второго мажоритарного элемента, выход которого является выходом устрой- ОО ства, второй сумматор по модулю два, выходы которого соединены с вторыми входами первого мажоритарного элемента, выход которого соедннен с вторым входом второго регистра сдвига, 15 разрядные выходы которого соединены с вторыми входами блока элементов И, выход первого сумматора по модулю два соединен с вторым входом первого регистра сдвига, о т л и ч а ю щ е - 2 О е с я тем, что, с целью повьппения помехоустойчивости кода, в устройство введен коммутатора, состоящий из и - разрядного распределителя импульсов и п- ключей, 1;й выход первогорегистра сдвига (11(1 сФ 1) 1.; 1 вв=О,п, 2, О,п:Р.-2 Ц ссеввпев с перевесинформационным входом соответствующего 1-го ключа коммутатора, 1-й выФ фход первого регистра сдвига (1(с+1)(+1) = 1; з. = б;п=2;,1Ъс,и 1-2) соединен с вторым информационным входом соответствующего 1-гоключа коммутатора, выходы ключей коммутатора соединены с первыми входамивторого сумматора по модулю два, второй вход которого подключен к последнему разряду первого регистра сдвига,выходы распределителя импульсов коммутатора, начиная с второго, соединены с управляющим входами соответствующих ключей коммутатора, вход распределителя импульсов коммутатораподключен к выходу генератораимпульсов,1444963 Уй Вг 2 УИ 4 УЫУ Убб У 87 бК 1 929 Подписное Заказ 6516/58 и комитета СССР открытий кая наб., д, 4 В рственног обретений Ж, Рауш НИИПИ Госуд по делам и 35, МОсква, город, ул, Проектн зводственно-полиграфическое предприятие Составитель Б. Ходоведактор И. Сегляник Техред Л.Олийнык Корректор 1. Решет