Устройство для определения кода нормализации

СОЮЗ СОВЕТСКИХсоциАлистичеснихРЕСПУБЛИК 04 С 06 Р 7/38 ГОСУДАРСТВЕННЫИ НОМИТЕпо изОБРетениям и ОтнРцтОРИ ГННТ СССР ОПИСАНИЕ ИЗОБРЕТЕНН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Калинин льство СССР 7/38, 1985, ство СССР 7/38, 1983.ЕДЕЛЕНИЯ КОДА с 54 НОР , 57 УСТРОИСТВО ДЛЯ ОЛИЗАЦИИИзобретение отно ится к вычисжет быть исльной технике и м зован в высокопр иэводительньгх Я: 1259248, кл. С 06 ГАвторское свидетельИ 1140113, кл, С 06 Р системах обработки информации, в частности в устройствах цифровой обработки сигналов, Цель изобретения - расширение области применения за счет определения кода нормализации и признака переполнения при арифметическом сдвиге влево для пары чисел и для чисел, представленных с двойной точностью. Поставленная цель достигается тем, что устройство для определения кода нормализации, содержащее узелинвертирования, шифраторы 2 и 3, схему 5 сравнения, коммутатор 7, содержит элемент И 4 и схему 6 сравнения с соответствущцими связями, 1 з.п. ф-лы, 2 ил., 1 табл,.70Изобретение относится к вычислительной технике и может быть использовано в высокопроизводительных системах обработки информации, в частности в устройствах цифровой обработки сигналов.Цель изобретения - расширение области применения за счет определения кода нормализации и признака перепол- О нения (при арифметическом сдвиге влево) для пары чисел и для чисел, представленных с двойной точностью.На фиг, приведена схема устрой- д 5ства для определения кода нормализации; на фиг. 2 - схема узла инвертирования,Устройство для определения коданормализации (фиг.1) содержит узел 1 20инвертирования, первый шифратор 2,второй шифратор 3, элемент И 4, первую и вторую схемы 5 и 6 сравнения,коммутатор 7, выход 8 элемента И 4,первый и второй входы 9 и 10 данных 25устройства, вход 1 задания режимадвойной точности устройства, вход12 задания режима анализа устройства, вход 13 кода сдвига устройства, выход 14 коммутатора 7, вход 15 задания 0режима арифметического сдвига влевоустройства, выход 16 кода нормализации устройства, выход 17 признакапереполнения устройства, первый выход 18 узла 1 инвертирования, второй35выход 19 узла инвертирования, выход20 первого шифратора 2, выход 21второго шифратора 3, выход 22 второйсхемы 6 сравнения, третий выход 23узла 1 инвертирования,Узелинвертирования (фиг. 2)содержит элемент 24 ЭКВИВАЛЕНТНОСТЬ,первую группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 25,-25 , вторую группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 26-26 ттмультиплексор 27 (где и - разрядкность входов 9 и 10, причем п=2где К - целое положительное число),Устройство ,(фиг. 1) работает следуюпрм образом,50Узел 1 инвертирования осутествляет транзитную передачу информациисо входов 9 и 10 или ее инвертирование в том случае, когда на выходенаходится отрицательное число в дополнительном коде, т.е, старший знаковыйразряд числа на входах 9или 10, равен единице, Информация совхода 9 ,разряды 9-9) передаетсяУправляющие входы коммутатора 7 Выход 1411 12 22 8 0 20 1 21 О 20 Х Х Х 1 0 Режим анализа первого вхсда данных Режим анали 0 21 за второговхсда данных на выход 8 ,разряды 18, - 1,8, )транзитом, если разряд 9, равен1 110 , и инв ер тируетс я , если разряд 91 1равен 1 , Если сигнал на входе 11равен 1 , то на выход мультиплексора 27 выдается сигнал разряда 9в противном случае в . сигнал разряда 1 О,.Информация со входа 10 (разряды10-1 О) передается на выход 19(разряды 19-19 , ) транзитом, еслисигнал на выходе мультиплексора 27равен "О", и инвертируется, еслиэтот сигнал равен и 1. На выходеэлемента ЭКВИВАЛЕНТНОСТЬ 24 сигнал,равный "1", возникает при равенствесигналов разрядов 9, и 10,Шифраторы 2 и 3 предназначены дляформирования на выходах 20 и 21двоичного кода числа подряд идущихсо стороны старших разрядов нулей.Первая схема 5 сравнения предназначена для выработки признака переполнения при левом арифметическомсдвиге. В схеме 5 происходит сравнение кодов нормализации и сдвига.Если код нормализации меньше кодасдвига и сигнал на выходе 15 задания режима арифметического сдвигавлево равен "1", вырабатывается признак переполнения. В том случае,.когда код на выходе 20 меньше кодана выходе 21, вырабатывается соот-:ветствукнций сигнал () на выходе22 второй схемы 6 сравнения,Коммутатор 7 выдает на младшиеразряды выхода 16 кода нормализации информацию с выходов 20 или 21,,Значения управляющих сигналов совходов 11 и 12 и с выходов 22, 8 исоответствующие им выполняемые коммутатором 7 функции приведены в таблице.1 О за двух вхо -дов данных Управляющие входы коммутатора 711 12 22 8 О Режим анали- О 0 2 за двух входов данных0 Режим анали 0 20 15 П р и м е ч а н и е. Х - значение ло- гического нуля илиединицы.На входы 9 и 10 данных подаются20числа в дополнительном коде, приэтом старший (знаковый) разряд подается на разряды 9, и 1 О соответст"венно. В режиме двойной точности навход 9 подаются старшие, а на вход10 - младшие разряды числа, при этомстаршим (знаковым) разрядом является 9.1, При выполнении арифметического сдвига влево на вход 15 подается "1", разрешающая выполнение сравнения кода сдвига.на входе 3 и коданормализации на выходе 6 в первойсхеме 5 сравнения для формированияпризнака переполнения на выходе 17 вслучае, когда код нормализации меньше кода сдвига. В остальных случаях ЗБна вход 5 подается "0", запрещаю щий сравнение в схеме 5; на вход 17при этом выдается "0", Возможны 4 режима формирования кода нормализации.Режим формирования кода нормализации40двух чисел разрядности и, поступающихна входы 9 и 10 данных. На вход 11задания режима двойной точности по-.дается "0", код на входе 12 задаетрежим анализа двух входов данных,45Старший разряд выхода 16 кода нормализации в этом случае становитсяравным нулю, Мультиплексор 27 пропускает разряд 1 П Информация со входа 9 проходит на выход 18 транзитом,если разряд 9, равен "0", и инвертируется, если разряд 9 равен "1 ", Информация со входа 10 проходит на выход 19 транзитом, если разряд 1 Оравен 0, и инвертируется, если раэ- ВВряд 10 равен "1",Шифраторы 2 и 3 формируют на выходах 20 и 2 двоичный код числа 78 4подряд идущих со стороны старшихразрядов нулей с выходов 8 и 19.Схема 6 сравнения сравнивает коды,поступающие с выходов 20 и 21, Есликод на выходе 20 меньше кода на выходе 21 (сигнал на выходе 22 равен), коммутатор .7 выдает на младшиеразряды выхода 16 кода нормализацииинформацию с выхода 20, в противномслучае - с выхода 21,Данный режим может использоватьсяв устройствах, обрабатывающих данныеформата плавающей запятой, в томслучае, когда два числа имеют общийпорядок и код их нормализации долженопределяться по тому числу, модулькоторого больше. При арифметическом.сдвиге влево сигнал переполнения будет в данном случае возникать по переполнению хотя бы одного числа. Режим формирования кода нормализациичисла разрядности и, поступающего спервого входа 9 данных. На вход 11задания режима двойной точностиподается "0", код на входе 12 задаетрежим анализа первого входа данных.Работа устройства аналогична описанной в предыдущем случае с той разницей, что коммутатор 7 постоянно выдает на младшие разряды выхода 16 коданормализации информацию с выхода 20.Режим формирования кода нормализации числа разрядности и, поступающего со второго входа 10 данных, Данный режим аналогичен описанному впредыдущем случае с той разницей,что код на входе 12 задает режиманализа второго входа данных, в результате чего коммутатор 7 постоянно выдает на младшие разряды выхода 16 кода нормализации информациюс выхода 21,Режим формирования кода нормализации числа разрядности 2 п, поступающего по входам 9 и 10 данных. Навход 11 задания режима двойной точности подается "1"; мультиплексор 27при этом пропускает разряд 9. Коммутатор 7 в данном случае пропускает на выход 14 информацию с выхода 20, если сигнал на выходе 8 элемента И 7 равен "0", или с выхода 21 в противном случае Сигнал на выходе 8 элемента И 4 равен "1", если код на выходе 20 является еди" ничньм и сигнал на третьем вьмоде 23 узла 1 инвертирования также равен514658 "1". Таким образом, младшие разряды кода нормализации определяются по старшей половине числа, если на входе 9 присутствует хотя бы один значащий разряд единица для числан прямом коде или ноль для числа в дополнительном коде), или старший разряд 10 младшей половины числа неравен старшему (знаковому) разряду числа; при этом старший разряд кода нормализации равен "О". Если же все разряды старшей полонины числа и старший разряд младшей чоловины числа равны знаковому, то младшие раэря ды кода нормализации определяются по младшей половине числа, а старший разряд кода нормализации равен "1",Формул а изобретения 201. Устройство для определения кода нормализации, содержащее узел инвертирования, два шифратора, коммутатор и первую схему сравнения, причем 25 первый и второй входы данных устройства соединены соответственно с первым и вторым информационными входами узла инвертирования, вход кода сдвига устройства соединен с первым информа ционным входом первой схемы сравнения, вход разрешения и выход которой соединены соответственно с входом за:Еания режима арифметического сднига ,влево устройства и с выходом признака ЗБ переполнения устройства, вход задания режима двойной точности которого соединен с управляющим входом узла инвертирования, первый выход которого соединен с входом первого шифра тора, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения эа счет определения кода нормализации и признака переполнения для пары чисел и для чисел, представ б ленных с двойной точностью, оно со;держит вторую схему сравнения и элемент И, причем второй и третий выходы узла инвертирования соединены соответственно с.входом второго шифратора и с первым входом элемента И, вход задания режима анализа устройства соединен с первым управляющим входом коммутатора, вход задания режима двойной точности устройства сое- бб 786динен с зторым входом элемента И ис вторым управляющим входом коммутатора, выход первого шифратора соединен с первым входом второй схемысравнения, с первым информационнымвходом коммутатора и с третьим входом элемента И, выход второго шифратора соединен с вторым входом второйсхемы сраннения и с вторым информационным входом коммутатора, выходвторой схемы сравнения соединен стретьим управляющим входом коммутатора, выходы элемента И и коммутатора соединены с вторым информационным,входом первой схемы сравнения и явля-.ются выходом кода нормализации устройства, выход элемента И соединенс четвертым управляющим входом коммутатора,2, Устройство по п, 1, о т л и -ч а ю щ е е с я тем, что узел инвертирования содержит две группы элементов ИСКЛОЧАЮЩЕЕ ИЛИ, мультиплексори элемент ЭКВИВАЛЕНТНОСТЬ, причемвход старшего разряда первого информационного входа узла инвертированиясоединен с первыми входами элементовИСКЗЮЧАЮЦЕЕ ИЛИ первой группы, с первым входом элемента ЭКВИВАЛЕНТНОСТЬи с первым информационным входоммультиплексора, входы остальных разрядов первого информационного входаузла инвертирования соединены соответственно с вторыми входами элементов ИСКЛОЧАЮЩЕЕ ИЛИ первой группы,вход старшего разряда второго информационного входа узла инвертированиясоединен с вторым входом элементаЭКВИВАЛЕНТНОСТЬ и с вторым информационным входом мультиплексора, входыостальных разрядов второго информационного входа узла инвертированиясоединены соответственно с первымивходами элементов ИСКЛЮЧАЮЩЕЕ ИЛИвторой группы, вторые входы которыхсоединены с выходом мультиплексора,управляющий вход которого янляетсяуправляющим входом узла инвертирования, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИпервой и второй групп являются соответственно первым и вторым выходамиузла инвертирования, выход элементаЭКВИВАЛЕНТНОСТЬ является третьим выходом узла инвертирования.1465878 Составитель А. Клюевегляник Техред Л.Олийнык Корректор С. Черн едак то аж 667 акаэ 947/49 о иям прн ГКНТ СССР арина,101 9Производственно-издательский комбинат. фПате. Уагород, ул ВНИИПИ Государственног 113035