Устройство для формирования кода фазы сигнала с полиномиальной частотной модуляцией

(51)4 Н 03 В 19/00, Н 03 И 7/00 ОПИСАНИЕ ИЗОБРЕТЕНИЯ ТОРСИОМУ СВИДЕТЕЛЬСТВУ(71) Всесозный заочный эческий институт связи(56) Кочемасов ние сигналов с модуляцией.1983, с. 166.Авторское с В 1262685, кл.Патент США кл. Н 03 В 19/ В.Н. и др.линейной чРадио и язь СССР 1985,идетельство19/О3842354,О, 1974,М ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР БО 3464282(54) УСТРОЙСТВО ДЛЯ ФОРИИРОВАНИЯ КОДА ФАЗЫ СИГНАЛА С ПОЛИНОИИАЛЬНОЙЧАСТОТНОЙ ИОДУЛЯЦИЕЙ(57) Изобретение относится к радиотехникЕ. Его использование в системах формирования частотно-модулированных сигналов позволяет повыситьточность формирования кода фазы, Устройство содержит накопители 1, группу 2 блоков задания кода, сумматоры3 и синхронизатор 7. Благодаря введению групп 4 перемнажителей 5 и группы б блоков задания кода в устройстве обеспечивается точное формирование заданного закона изменения кодафазы. 2 табл 2 ил.(2) 15 который соответствует полиномиальному закону изменения кода частоты Изобретение относится к радиотехнике и может быть использовано всистемах формирования сигналов с частотной модуляцией (ЧИ).5Цель изобретения - повышение точности формирования кода фазы.На фиг. 1 дана блок-схема предлагаемого устройства на фиг. 2 - схе ма синхронизатора. 10Устройство содержит (Фиг.1) накопители 1, первую группу 2 блоков задания кода, сумматоры 3, группы 4перемножителей 5, вторую группу 6блоков задания кода и синхронизатор 7.Блоки задания кодов в первой группе 2 представляют собой набор переключателей 8 (не показано), входыкоторых соединены с шинами логических нуля и единицы, Соответствующиепереключения обеспечивают на выходахкаждого блока требуемые коды.Блоки задания кодов во второйгруппе 6 могут быть выполнены в виде подключения соответствующего выхода к шинам логических нуля и единицы.Синхронизатор 7 содержит (фиг.2)опорный генератор 9, делитель 10частоты, первый и второй счетчики11, триггер 12 и первый и второй блоки 13 задания кода, идентичные блокам 2. Выход триггера 12 являетсяпервым выходом синхронизатора 7.Работа устройства основана на том,что при подаче на информационныйвход накопителя постоянного кода наего выходе будет формироваться линей.но изменяющийся код. Если этот код, 40в свою очередь, подать на информационный вход другого накопителя, тона его выходе будет формироватьсякод, изменяющийся по квадратичномузакону. Цепочка из последовательносоединенных пар накопитель"сумматорбудет воспроизводить во времени полиномиальное изменение выходного кода. Сумматоры, включенные между накопителями, необходимы для введения50кодов, определяющих коэффициенты полинома. Вычисления проводятся последовательно, от старших степеней кмладшим. Каждый накопитель таким образом выполняет операцию дискретногоинтегрирования кода, поступающего на55его информационный вход.Устройство работает следующим об-раз ом е Пусть задан полиномиальный законизменения частоты. 1=А,+АС+Азй++ + А е" н Тогда, интегрируя (1) и переходя к дискретному времени С = шТ, получаем требуемый закон изменения кода Фазы КР т+ Рш + Рзшз +2 1 3 з1 н++ - Р шй К = Р, + Р т + Р ш + .,+ .+ Р ш"н где Р = А,Т,Р,=А,Т,Р, = А,ТР, = А,Т - нормированые коэффициенты полинома, которыемогут быть какположительными,так и отрицательными, кроме Р которыйвсегда положителен;К = Г ТЕ код частоты,При наличии на информационномвходе накопителя 1.1 только суммыкода, пропорционального коэффициентуР; полинома (3), и кода, постунающего с накопителя 1. (+1), на выходекода фазы (2), определяем код, поступающий на информационный вход накопителя 1.1 в виде суммы некоторогокода К ., и кода поступающего с наю фкопителя 1. (+1). Далее найдем такойкод К , при котором на выходе пред)олагаемого устройства обеспечиваетсяформирование кода фазы, в точностиравного заданномуРассмотрим последовательно процессы, происходящие в каждом накопителе1, ограничившись для простоты слу"чаем Б3. На информационный входнакопителя 1.3 поступает код КЗ, наего выходе формируется код, равныймК К (ш+1) с задержкой на так.т1 сО(далее полагаем, что тактовая частота одинакова для всех накопителей)которую можно учесть заменой ш на(щ) . В результате такой замены код на выходе накопителя 1.3 записывается .как К щ.На выходе сумматора 3.2 при сложении этого кода с кодом К 2 образуется5 сумма К щ + К 2 поступающая на информационный вход накопителя 1.2, на выходе которого формируется (с учетом задержки на такт) код равный 1 1Э- К щ + (- - К+ К )щ а на выходе 2 э 271сумматора 3.1 - код - К щ 7 + (- -К +2 з 2 + К,)щ + К,. Воспользовавшись соотно-.5 шением 10(4) Р + 2 Рз 35 К э = 2 Рэ,Таким образом, используя здесьвместо кодов, пропорциональных коэффициентам Р, Р и Р, полинома (3),их линейные комбинации КК 7 и Кз, 40получаем требуемый код фазы приЯ = 3. Действуя последовательно поприведенному выше алгоритму, можнонайти необходимые линейные комбинации и для М ) 3. Результат удобно 45свести в табл. 1, где представленычисленные множители при коэффициентах полинома Р Р . , Рдля каждого из кодов КК К (дляслучая М5)50Таблица 1. 1 Е 3 1 Г Р Р 2 Рэ Р+ Р 5 1/4 1/57/2 6 559 306 480 24 1 0 О О 0 1/2 1/31 20 20 ОО О К Кэ К 5, э щ(щ+1) (2 щ+1)6и учтя задержку на такт, находим код фазы на выходе накопителя 1.1 20К = (К -- К + - К ) щ +12 7 3 з+ - К щэ.6Пвиравняв коэффициенты при одинаковых степенях выражений (2) и (4), получаем систему линейных уравнений, решая которую относительно КК и 30 К , находим1 1К,= Р,+ - Р 2+ - РВ тех случаях, когда исходным является не закон изменения частоты (1), выраженный через коэффициенты Р Р, .Р, полинома (3), а закон изменения кода фазы вида К, =Ящ+Я 7 пР+Ящ++ +Сшн5 выраженный через коэффициенты Я,0Ои связь между коэффициенО Я 7Оф и К К 2К определяется из табл. 2. Таблица 2111 КоД О 07 Оэ 0 Оэ 1 . 1 1 6 14 30 6 36 150 0 24 240 0 0 120 1 1 0 2 О 0 0 О 0 0 К 7 КТактовые частоты накопителей 1.1,1.И которые могут быть и не равны между собой, формируются на 1-м, 2-м, , Х-м выходах синхронизатора 7 путем деления частоты опорного генератора 9 делителями 10. С блока 13.1 на вход предустановки первого счетчика 11.1 поступает код, пропорциональный длительности полиномиального ЧМ сигнала, а с блока 13,2 на вход предустановки второго счетчика 11.2 поступает код, пропорциональный периоду повторения полиномиального ЧМ сигнала. Первый и Переход от табл. 1 к табл. 2 осуществляется приравниванием коэффициентов при одинаковых .степенях полинома (2) и полинома (5). Дальнейшееописание работы предлагаемого устрой-ства проведем применительно к случаю,когда сигнал задан в виде полинома(3), коэффициентами Р , Р , , Р.В каждом из перемножителей 5.1,5.2, , 5.(И+1-1) группы 4, соответствующий коэициент Р Р 1,Р полинома (3), поступающий с блоков 2,1 2,(+1) , 2.К умножается на свой численный множитель,записанный в блок 6. и поступаетна входы сумматора 3. 1. На выходахнакопителя 11 формируется код фазысигнала с полиномиальной ЧМ.Синхронизатор 7 работает следующим образом, 1464282едлагаемом устФ о зобретени л ания кода ной часто первыи первой ервый и низ атор 35 второй счетчики 11 работают н режиМе вычитания. Таким образом, коэффициенты пересчета первого и второго с 1 четчиков 11 равны кодам поступаюп 1 им с блоков 13.Когда второй счетчик 11.2 перег 1 олняется, на его выходе обнуления появляется узкий импупьс, который апрокидывает триггер 12 н единичное остояние и осуществляет предустацону первого счетчика 11,1 который ачинает считать в режиме вычитания. осле переполнения первый счетчик 11.1 останавливается. Узкий импульс озникающий на выходе обнуления перого счетчика 11.1 при его переполении, опрокидывает триггер 12 в нуевое состояние. Таким образом, ца ыходе триггера 12 Формируется строб, авный длительности сигнала. Следуюий строб начинает формироваться в омент следующего переполнения второо счетчика 11.2 и процесс повторятся периодически,Таким образом, в пройстве полностью устраняется неточность в Формировании заданного закиаа изменения фазы. Устройство для формиров азы сигнала с полиномиальой модуляцией, содержащее торой блоки задания кода руппы, первый сумматор, и торой накопители и синхро первый выход которого подключен квходам обнуления накопителей, второйи третий выходы синхронизатора соединены с тактовыми входами соответственно первого и второго накопителей,выходы второго накопителя подключенык первым входам первого сумматора,о т л и ч а ю щ е е с я -ем, что, сцелью повышения то ности Формирования кода Фазы, н устройство введенытретий-М-й блоки задания кода первойгруппы (И - степень полицома), второй - (Я)-й сумматоры, нторая груп.па иэ И блоков задания кода, М групппо (И-т+1) перемножителей каждая( = 1, И) и третий - М-й накопители,выходы каждого иэ которых соединеныс первыми входами предыдущего сумматора, входы обнуления третьегб -И-го накопителей объединены и подключены к первому выходу синхроциэаторарчетнертьп - (И+1) -й выходы которогосоединены с тактовыми входами соответственно третьего - И-го накопителей,выходы -го блоха задания кода первойгруппы подключены к первым входам(д+1)-го перемножителя 1-й группы,Ц1), К-е выходы (К ь М-.+1) -гоблока задания кода второй группысоединены с вторыми входами К-го перемножителя -й группы, выходы всехперемножителей которой подключенык соответствующим входам -го сумма"тора, выходы которого седицецы синформационными входами д-го накопителя, выходы первого накопителя являются выходами устройства,1464282 Корректор И.КускаЮЮ Волков Редакто енного 13035,Производственно-издательский комбинат патент", г. Укгород, ул. Гагарина, 101 Заказ 833/5 ВНИИПИ Госуд Соста Техред тель О.Ревинский .Олийнык Тирах 879 Поднисноеомитета по изобретениям и открытиям при ГВЯТ СССР Москва, Ж, Раущская наб., д. 4/5