Устройство для контроля параллельного двоичного кода на четность

(191 11/10, Н 0 Р 1111 вН г, Рй ОПИСАНИЕ ИЗОБРЕТЕНИЯН А ВТОРСНОМУ СВИДЕТЕЛЬ 1 тВУ Г . инятой еменн ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) Авторское свидетельство СССР В 883910, кл, С 06 Р 11/10, 1979,Авторское свидетельство СССР В 1084800, кл, С 06 Г 11/10, 1982. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПАРАЛЛЕЛЬНОГО ДВОИЧНОГО КОДА Е 1 А ЧЕТНОСТЬ (57) Изобретение относится к вычислительной технике и предназначено для проверки правильности принформации. Устройство одновр оподсчитывает количество единиц (вканале 1) и нулей (в канале 2) принятой кодовой комбинации. Как толькозакончится счет в одном из каналов,на выходе устройства появляется результат, что повышает быстродействиеустройства; Устройство содержит каналы 1, 2, элементы ИЛИ 3,4,15, преобразователи 5 кода, элементы И 6,10, регистры 7, 13, триггеры 8, элементы И-НЕ 9, элементы НЕ 11. и блок12 элементов НЕ. 1 ил.Изобретение относится к вычислительной технике и предназначено дляпроверки правильности принятой информации,Целью изобретения является повышение быстродействия устройства.На чертеже представлена функциональная схема устройства для контро-.ля параллельного двоичного кода, которое содержит первый, второй информационные каналы 1 и 2, первый ивторой элементы ИЛИ 3 и 4. Каждый изканалов 1 и 2 содержит преобразова- .тель 5 кода, первый элемент И 6, регистр 7 сдвига, счетный триггер 8,элемент И-НЕ 9, второй элемент И 10и элемент НЕ 11. Второй информационный канал 2, кроме того, содержитблок 12 элементов НЕ.20Преобразователь 5 кода выполненна буферном регистре 13, формировате.ле 14 импульсов, элементе ИЛИ 15,дешифраторе 16 и шифраторе 17,.Сущность изобретения заключается 25в том, что параллельно подсчету "1"ведется подсчет "О" и, где быстреезакончится счет, тем быстрее появитсярезультат. Так, в четном коде, наприазрядномф есликоличество единиц четное, то и количество нулей четное, если количество1единиц нечетное, то и количество нулей нечетное, и не имеет значения,что .подсчитывать, поэтому для увеличения быстродействия лучше подсчитывать знаки, количество которых меньше.Преобразователи 5 кода предназначены для кодификации поступающего на 40 вход устройства контролируемого кода путем отделения "1" от "О" и формирования плотноупакованного кода с его последующим контролем на четность. Регистр 13 служит для хранения кода 45 на время его модификации и контроля модифицированного кода. Хранение контролируемого кода в регистре 13 позволяет при необходимости осуществлять его повторный (многократный) контроль,Последовательно соединенные дешифратрр 16 и шифратор 17 выполняют модификацию контролируемого кода путемпреобразования произвольной структуры кода в плотноупакованную, Элемент ИЛИ 15 разрешает перезапись кода после его преобразования из регистра 13 в регистр 7. формирователь 14 предназначен для формррования импульсов перезаписи информации из регистра 13 в регистр 7 после окончания контроля предыдущего кода. Элемент И 6 предназначен для разрешения прохождения тактовых импульсов на регистр 7 после. записи в него модифицированного кода. Регистр 7 .сдвига предназначен для выталкивания единиц кода с последующим их подсчетом на триггере 8Элемент И-НЕ 9 предназначен для формирования сигнала о наличии кода для контроля.Устройство работает следующим образом.В исходном состоянии регистры 7, 13 и триггеры 8 находятся в нулевом состоянии, при этом на инвертирующих выходах регистров 7 присутствуют "1", а на выходах элементов И-НЕ 9 - "О".После записи кода с информационного входа устройства в регистры 13 преобразователей 5 на вход запуска устройства подается импульс, который через элемент ИЛИ 15 поступает на управляющий вход дешифратора 16 и разрешает преобразование кода. Модифицированный код записывается в регистр 7. Так как состояние регистрапри этом отлично от нулевого, то на выходе элемента И-НЕ 9 появляется сигнал "1", который поступает на вход элемента И 6 и открывает его для прохождения тактовых импульсов на вход .регистра 7. Информация в регистре 7 начинает сдвигаться в сторону младших разрядов, и выталкиваемые единицы младшего разряда регистра 7 поступают на счетный вход триггера 8.После окончания счета регистр 7 устанавливается в нулевое состояние, при котором на выходе элемента И-НЕ 9 появляется сигнал "О". Этот сигнал, во-первых, запрещает прохождение тактовых импульсов через элемент И 6 на вход регистра 7.и, во-вторых, импульсом с выхода формирователя 14 через элемент ИЛИ 15,.поступающим на управляющий вход дешифратора 16,разрешает модификацию кода и его запись в регистр 7.При этом модифицируется и контролируется предыдущий код, хранимый в регистре 13 либо поступивший с информационного входа устройства, Если количестве единиц в коде меньше колиЕсли количество единиц в коде больше количества нулей, например поступил код 01111011, то в регистр 7 канала 1 записывается модифициро" ванный код 00111111, а в регистр 7 канала 2 - код 00000011, Через два такта на выходе элемента И-НЕ 9 канала 2 появляется сигнал, который запрещает съем информации с триггера 8 канала 1. О четности кода судят по состоянию триггера 8. Сигнал разрешения съема информации о состоянии триггера 8 поступает с элемента ИЛИ 4,30 35 енков Корректор А.ОбручарЗаказ 7081/4 Тираж 66 Подписное ВШППИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5 314516 честна нулей (на информационный вход поступает кор, например, вида 01010010, который записывается в регистр 13, то по импульсу с входа за-5 пуска устройства, поступающему через элемент ИЛИ 15 на управляющий вход дешифратора 16, осуществляется моди" фикация кода и его запись в регистр 7. Модифицированный код имеет вид 00000111.Для контроля кода в регистре 7 канала 1 необходимо три тактовых импульса. После перехода регистра 7 в нулевое состояние сигнал с выхода элемента И-НЕ 9, проходя элемент НЕ 11, запрещает съем информации с триг" гера 8 через элемент И 10, т.е. состояние триггера 8 канала 2 не влияет на результат. Информация о четности кода снимается с триггера 8 канала 1 через элементы И 10, ИЛИ 3 на выход устройства,Формула изобретения40 Устройство для контроля параллельного двоичного кода на четность,соединяющее в первом информационном канале преобразователь кода и первый элемент И, выходы которых соединены 45 соответственно с одноименными информационными и управляющим входами регистра, первый и вторые выходы которого соединены соответственно с входом триггера и одноименными входами 50Составитель М,Никул Редактор И,Рыбченко Техред А.Кравчук 994элемента И-НЕ, выход элемента И-НЕ соединен с первым входом первого элемента И и управляющим входом преобразователя кода, информационные входы и вход запуска преобразователя кода и второй вход первого элемента И первого информационного канала являются соответственно информационными входами, входом запуска и тактовым входом устройства, о т л и ч а ю - щ е е с я тем, что, с целью повы, шения быстродействия устройства, н него введены элементы ИЛИ, нторой информационный канал, идентичный первому информационному . каналу, в каждом информационном канале - второй элемент И и элемент НЕ и во втором информационном канале - блок элементов НЕ, выходы которого соединены с соотнетствующими информационными входами преобразователя кода, входы блока элементов НЕ, нход запуска преобразователя кода и второй вход первого элемента И второго информационного канала подключены соответственно к соответствующим информационным входам, входу запуска и тактовому входу устройства, н каждом информационном канале выход триггера соединен с первым входом второго элемента И, вход элемента НЕ подключен к выходу элемента И-НЕ, выход элемента НЕ первого информационного канада соединен с вторым входом второго элемента И второго информационного ка" нала, выход элемента НЕ второго ин" формационного канала соединен с вторым входом второго. элемента Ипервого информационного канала, выходы вторых элементов И первого и второ" го информационных каналов соединены соответственно с первым и вторым входами первого элемента ИЛИ, пррвый и второй входы второго элемента ИЛИ подключены к выходам элементов И-НЕ соответственно первого и второ" го информационных каналов, выходы первого и второго элементов ИЛИ яв" ляются соответственно первым и вторым выхддами устройства.