Устройство контроля и коррекции адресных сигналов для памяти последовательного действия

(51)5 6 11 С 29/00, 19/00 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯ с, сесс е гЯс аееей1( у зом. К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Шигин А.ГДерюгин А.Л. Цифровыевычислительные машины, - М Энергия,1975, с, 355,Авторское свидетельство СССРМ 903989, кл. 6 11 С 21/00, 1980,Изобретение относится к запоминающим устройствам и может быть использовано в вычислительной технике, а также в аппаратуре обработки цифровой информа-. ции.Целью изобретения является повышение надежности работы устройства.На фиг. 1 представлена структурная схема устройства; на фиг. 2 - временная диаграмма работы узлов устройства.Устройство контроля и коррекции адресных сигналов для памяти последовательного действия содержит регистр 1 адреса, счетчик 2 синхроимпульсов, блок 3 сравнения, сумматор 4, блоки 5 элементов И, одно- вибратор 6, блок 7 формирования разряда четности, блок 8 контроля четности и тактовый вход 9,Одновибратор 6 содержит элементы ИЛИ - НЕ 10, задержки 11 и И 12, Блок 5 содержит элементы И 13 и 14,Устройство работает следующим обра(54) УСТРОЙСТВО КОНТРОЛЯ И КОРРЕКЦИИ АДРЕСНЫХ СИГНАЛОВ ДЛЯ ПАМЯТИ ПОСЛЕДОВАТЕЛЬНОГО ДЕЙСТВИЯ (57) Изобретение относится к запоминающим устройствам. Цель изобретения состоит в повышении надежности. Устройство содержит регистр 1 адреса, счетчик 2 синхроимпульсов, блок 3 сравнения, сумматор 4, блоков элементов И 5, одновибратор 6, блок 7 формирования разряда четности. В устройстве обеспечивается выборка адресов в памяти последовательного действия и при появлении сбоев в работе регистра адреса или счетчика синхроимпульсов осуществляется коррекция адреса. 2 ил. Перед началом работы регистр 1 адреса устанавливается в нулевое состояние, разряды счетчика 2 синхроимпульсов - в нулевое состояние, за исключением младшего разряда, который устанавливается в единичное состояние, На младший разряд сумматора 4 подается единичный потенциал. Таким образом, в исходном состоянии на входы блока 3 сравнения с выходов счетчика 2 синхроимпульсов и сумматора 4 подаются одинаковые коды,Каждый импульс, поступающий на тактовый вход 9 устройства, соответствует одной адресной позиции, при этом в регистр 1 адреса записывается состояние счетчика синхроимпульсов 2, а счетчик 2 синхроимпульсов переводится в следующее состояние. В регистр 1 адреса также записывается разряд четности, формируемый блоком 7, равный сумме по модулю е 2" разрядов счетчика синхроимпульсов 2. При отсутствии сбоев, на входах блока 3 сравнения присутствуют одинаковые коды и сигнал несовпадения на выходе схемы отсутствует. Устройство работает в обычном режиме.При сбое в работе устройства на входы блока 3 сравнения поступают отличающиеся коды. С его выхода выдается сигнал несовпадения и при отсутствии сбоев регистра 1 адреса, которые контролируются схемой контроля четности 8, одновибратор 6 вырабатывает импульс.Длительность формируемого импульса определяется элементом 11 задержки. При наличии сигнала на установочном втором входе одновибратора 6, данный сигнал, после прохождения элементов ИЛИ - НЕ 10, задержки 11, поступает на вход элемента И 12 и является запрещающим, следовательно импульс, при поступлении сигнала с выхода блока 8 контроля четности, одновибратором 6 не формируется.Рассмотрим подробнее работу блока 5 элементов И при установке одного из разрядов счетчика 2, Импульс с выхода одновибратора 6 поступает на первый входы первого и второго элементов И, на вторые входы которых поступают сигналы с выходов сумматора 4. Элементы И 14 срабатывают при прямых сигналах на входах, с выхода элемента И импульс поступает на вход установки данного разряда счетчика 2.Элемент И 13 срабатывает при прямом сигнале на первом входе и инверсном сигнале на втором входе. С его выхода импульс поступает на вход сброса этого же разряда, Таким образом, счетчик синхроимпульсов 2 устанавливается в состояние, соответствующее выходному коду сумматора 4, т.е. устанавливается правильное состояние счетчика 2 синхроимпульсов, При несовпадении сигналов на входах блока 3 сравнения в случае сбоя регистра 1 адреса,блок 8 контроля четности вырабатывает сигнал, который подается на установочныйвход одновибратора 6 и счетчик 2 синхроимпульсов не переустанавливается,5 Формула изобретенияУстройство контроля и коррекции адресных сигналов для памяти последовательного действия, содержащее регистр адреса,выходы которого являются адресными вы 10 ходами устройства, счетчик синхроимпульсов, выход которого подключен к первомувходу блока сравнения, о т л и ч а ю щ е е -с я тем, что, с целью повышения надежности устройства, в него введены сумматор,15 блоки элементов И по числу разрядов счетчика синхроимпульсов, одновибратор, первый вход и выход которого соединенысоответственно с выходом блока сравнения и с первыми входами блоков элементов20 И, вторые входы блоков элементов И соединены с соответствующими выходами сумматора, блок формирования разряда четности,вход и выход которого соединены соответственно с выходом счетчика синхроимпуль 25 сов и с вторым информационным входомрегистра адреса, блок контроля четности,вход и выход которого соединены соответственно с выходом регистра адреса и с вторым входом одновибратора, первый и30 второй выходы блоков элементов И соединены с соответствующими входами сбросаи установки разрядов счетчика синхроимпульсов, тактовый вход которого соединен стактовым входом регистра адреса и являет 35 ся тактовым входом устройства, первый информационный вход и выход регистраадреса подключены соответственно к выходу счетчика синхроимпульсов и к входу сумматора, второй вход блока сравнения40 соединен с выходом сумматора., Осауле роизводственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 10 Заказ 1281 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиямпри ГКНТ С 113035, Москва, Ж, Раушская наб 4/5