Оперативное запоминающее устройство с коррекцией ошибок

, П.Б. П П,Ю. Че АПОМИНА ЦИЕЙ ОШ сится к вы к запомин енной ко ЮЩЕЕ УСИБОКчислительающим усррекцией ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР КОМУ СВИДЕТЕЛЬСТВУ(57) Изобретение отноной технике, а именнотройствам со встро Изобретение относится к вычислительной технике, а именно к запоминающим устройствам со встроенной коррекциейошибок, и может быть использовано присоздании интегральных схем.Целью изобретения является упрощение контроля устройства,На чертеже представлена структурнаясхема оперативного запоминающего устройства с коррекцией ошибок.. Устройство содержит накопитель 1, первь:й мультиплексор 2, формирователь 3 контрольных разрядов, блок 4 управляемыхинверторов, формирователь синдрома 5, входы б управления накопителем, информационные входы 7 и 8 первой и второй групп,первый 9 и второй 10 управляющие входы,информационные выходы 11, дешифратор12 и второй мультиплексор 13.Устройство. работает следующим образом. ошибок, и может быть ис создании интегральных сх бретения является упрощен тройства, Устройство содер формирователь контроль формирователь синдрома блок управляемых инверт второй мультиплексоры. Це достигается за счет возмож ственной проверки избыточ пителя и исключения, отд . имитации ошибок в режи проверки схем коррекции, совмещения в режиме счит на информационные выхо контрольных разрядов и ра ма, 1 ил. пользовано при ем. Целью изо ие контроля усжит накопитель, ных разрядов, , дешифратор, оров, первый и ль изобретения ности непосредной части накоельных циклов мах записи для а также за счет ывания вывода ды устройства зрядов синдроВыбор режима работы устройства осуществляется с помощью управляющих сигналов с входов 9 и 10, а также с помощью сигнала "Запись/Считывание", поступающего на один из входов б устройства.Основные (рабочие) режимы работы устройства выбираются при установке на входах 10 и 9, положим, сигналов логической "1" и "0" соответственно, В этом случае при записи в накопитель 1 заносятся данные со входов 7 и 8, а также биты контрольных разрядов, сигналы которых снимаются с выходов формирователя 3. Положим также, что входное слово имеет восемь информационных разрядов и, следовательно, при использовании кодов Хэмминга число формируемых контрольных разрядов равно 4. При этом разбиение воСьми входных информационных шин на входы 7 и 8 двух равных групп осуществляется произвольным образом.15 20 2 ц 40 45 50 55 В рабочем, режиме считывания второй мультиплексор 13 пропускает на информационные входы блока 4 управляемых инверторов сигналы информационных разрядов считанного иэ накопителя 1 слова. При этом расшифровка кода синдрома дешифратором 12 разрешена, и поэтому блоки 4, 5, 12 обесг 1 ечиваот исправление возможных одг(ократных ошибок В считанных из накопителя словах данных,ГОмимо основного режима работы, устройство может работать во вспомогательных режимах, обеспечивающих выявление устройств, имеощих скрытые дефекты, Бспомогательнь,е режимы работы, используемые па этапе, тестирования ОЗУ, вклочдот процедуры проверки работоспособности ЭП хранения информационных и контрольных разрядов накопителя 1, а также совокупности схем коррекции ошибок,Е режиме проверки ЭП хранения информационных разрядов на входах 9 и 10 поддерживаются сигналы логического "0", Поэтому в режиме считывания на г ыходы мультиплексора 2 сигналы поступают с Выходов информационных разрядов накопителя 1. и, поскольку коррекция ошибок не про . Водится, зти же сигналы присутст.от и на шинах информационных выходов 11 устройства,ДОГим вспомогательным режимом ра- бо ы п 1,едложенного устройства является режим проверки ЭП хранения контрольных разрядов Р отличие от устройства-прототипа. информация в ЗГ контрольных разрядов накопителя 1 записывается непосредственно с внешних выходов ОЗУ (в устройстве-прототипе запись и формации в ЭП контрольг 1 ых разрядов сда Осуществлялась с выходов формирователя контрольных разрядов). Это обеспечивается установкой на входе 9 сигнала уровня логической "1" и пропуском через первый мультиплексор 13 сигналов со входов 7 устройства, Гсли затем устройство Переводится в режим считывания, то при отсутствии коррекции ошибок (сигналов логического "0" на входе 10) через второй мультиплексор 2 на информационные входы блока 4 управляемых инверторов поступают 4-разрядный код контрольных разрядов слова и 4-разрядный код синдрома. Так как сигнал на входе 10 переводит все выходные сигналы д:шифратора 12 в состояние "0", то блок 4 уп,1 авляемых инверторов пропускает на вых;,ды устройства 11 сигналы с выходов мультиплексора 2 без изменения, Т.е. при такой последовательности циклов работы ОЗУ производится прямая проверка работоспособности ЭГ контрольных разрядов накопителя 1, что делает их проверку аналогичной проверке ЭП информационных разрядов, Следовательно, не требуе.гся изменения программньх средств внешнего УСТРОйСТВа КОНТРОЛЯ,Вместе с тем прямое занесение информации со входов ОЗУ в ЗП контрольных разрядов позволяет исключить режим (а следовательно, и технические средства, принудительной генерации ошибокдля проверки работоспособности схем коррекции ошибок, Действительно, при занесении в ЗП контрольных разрядов кодов с информационных входов 7, а в ЗП информационных разрядов-кодов со входов 7 и о возникает несоответствие между информационными и контрольными разрядами записанных в накопитель 1 слОВ (под несоответствием понимается то, что контрольные разряды, записанные в накопитель 1, не соответствует тем, которые были бь 1 получены по информационным разрядам входов 7 и 8 с поцощьго формирователя 3 контрольных разрядов, Следовательно, при считывании таких слов из накопителя 1 на выходах формирователя синдрома 5 будут присутствовать ненулевые коды, Т.е, пугем анализа выводимых вместе г, кон,рольными разрядами через второй мультиплексор 2 кодов синдоома можно сделать Вьвод о работоспособности формирователя синдрома 5, который в сравнении с другими блоками 4 и 12, является наиболее сложноЙ схемой, Если же возникает необходимость в провеоке дешифратора синдрома 12 и блока 4 управ ляемых инверторов, то после занесения в накопитель 1 "ошибочной" комбинации информационных и контрольных разрядов сигнал на входе 10 следует перевести в состояние логической (Включение коррекции ошибок) и по тому, какие изменения претерпевает считанное из накопителя 1 информационное слово на выходах 11, делают вывод о работоспособности схем коррекции ошибокТаким обоазом, технико-экономическоег рйимущество устройства заключается в упрощении контроля ОЗУ, что достигается за счет прямой проверки ЗП хранения контрольных разрядов, исключения отдельных циклов генерации ошибок в режимах записи для проверки схем коррекции ошибок и совмещения в режиме считывания проверки ЭП контрольных разрядов и блока формирования синдрома. Формула изобретения Оперативное запоминающее устройство с коррекцией ошибок, содержащее формирователь контрольных раэрядог входыаказ 430 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., 4/5 оизводственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101 которого являютс информационными входами первой и второй групп устройства, накопитель, адресные и управляющие входы котооого являются входами управления накопителем устройства, выходы информационных и контрольных разрядов накопителя подключены к входам формирователя синдрома, выходы которого соединены с информационными входами дешифратора, выходы которого подключены к управляющим входам блока управляемых инверторов, выходы которого являются информационными выходами устройства, а сигнальные1входы соединены с выходами первого мультиплексора, информационные входы первого канала которого подключень 1 к выходам информационных разрядов накопителя, информационные входы первой группы второго канала первого мультиплексора соединены с выходами контрольных разрядов накопителя, а управляющий вход первого мультиплексора является пеовым управляющим входом устройства, О т л и ч а ющ е е с я тем, что, с целью упрощения контроля устройства, в него введен второй 5 мультиплексор, причем выходы формирователя синдрома подключены к информациОнным входам второй группы второго канала первого ультиплексора, управляющий вход,осрого соединен с управляю цим входоь; в 1 рого мультиплексора,инфоомацион;ь входы первой и второй групп кг,.торого подключены соответственно к выходам форми пватепя контрольных разрядов и к инфорь,ац онным входам второй 15 группы устройства, входы информационныхи контрольных разрядов накопителя соединены соответственно с информационными входами устройства и с выходами .1 торого мультиплексора, управляющий вход,лешиф ратора явпяетсяфвторым управляющим входом устоойства.