G06F 7/52 — для умножения; для деления

Номер патента: 1043642

Опубликовано: 23.09.1983

Авторы: Аллахвердов, Бадалов, Винтаев, Гадживердиев, Исмаилов, Мамедов

МПК: G06F 7/52

Метки: конвейерное, множительное

...на вход сумматоров2 и б. На сумматоре происходит сломение с содержимым буферного регистра81.2, равного нулю в начале первогошага умноженияНа стробирующийвход сумматоров 2 и б с выхода ре гистра.68 подаются соответствующиемладшие нечетный и четный разрядымножителя. Содержимое регистра 75.1,соответствующее предццущему такту,принимается регистром 6.1 для хра нения.По окончании времени суммированиятретьим тактовым сигналом результатысуммирования запоминаются в соответствующих регистрах 47,59 и 24,28частичных сумм и переносов. Содержимое регистров 46 и 50 принимаетсясоответственно регистрами 50 и 62.В третьем такте фронт распространениярезультата достигает сумматоров 3,7, 559 и 13. Содержимое регистра 76.1 принимается регистром 77.1, с...

Номер патента: 1048472

Опубликовано: 15.10.1983

Автор: Баклан

МПК: G06F 7/52

Метки: двоичных, деления, чисел

...временное распределение управляющих сигналов в соответствии с длительностью действий, выполняемых по каждому из этих сигналов. Счетчик 17 предназначен для подсчета количества циклов таким образом, что устанавливается в нуль при выполнении всех циклов. Дешифратор нуля 19 подключает сигналсо второго выхода распределителя 12 на вход элемента ИЛИ 13, в том случае, если состояние счетчика 17 н . равно нулю, тем самым обеспечивается повторение циклов деления до определения всех цифр частного. Если ще состояние счетчика 17 становится равным нулю, то дешифратор нуля 19 не пропускает сигнал на вход элемента ИЛИ 13 и выполнение циклов деления прекращается. Коммутатор 18 переключает поступающий на его вход сигнал либо на вход распределителя...

Номер патента: 1048473

Опубликовано: 15.10.1983

Автор: Глухова

МПК: G06F 7/52

Метки: деления, десятичных, чисел

...элемента И и первым входом седьмого эле"мента И, второй вход которого соеди"нен с первым входом первого элемен"та ИЛИ, выход которого соединен с вторым входом шестого элемента И, выходкоторого через первый элемент задержки соединен с выходом управлениясдвигом на бит блока управления, выход управления сдвигом на тетрадукоторого соединен с выходом четвертого элемента ИЛИ, первый вход которого через второй элемент задержкиподключен.к пятому выходу двоичногосчетчика и второму входу третьегоэлемента И, выход которого соединенс первым входом пятого элемента ИЛИ,выход которого через третий элементзадержки соединен с вторым входомдвоичного счетчика, шестой выход 5которого соединен с вторым входомпервого элемента И, выход которогосоединен...

Номер патента: 1051535

Опубликовано: 30.10.1983

Авторы: Лисник, Пухов, Стасюк

МПК: G06F 7/52

Метки: деления

...вхоцом блока анализа.Кроме того, блок формирования сигнала уцвоения соцеркит цва узла приоритета, группу элементов И и элемент ИЛИ, причем первая группа вхопов блока соецинена с вхоцами первого узла приоритета, вторая, группа вхопов блока соеПинена с вхоцами второго узла приоритета, опнонменные выхоцы первого и второго узлов приоритета соецинены с входами соответствующих элементов Игруппы, выхопы которых соецинены свхоцами элемента ИЛИ, выхоц которогоявляется выхоцом блока.На фиг. 1 приведена схема устройства пля пеления цля случая, когца К =4 и И =4 (к - количество сумм парных произвепений; ц - разряцность прецставления информации); на фиг. 2 - схема блока формирования сигнала уцвоения; на фиг.3 - схема блока анализа.Устройство...

Номер патента: 1053104

Опубликовано: 07.11.1983

Авторы: Лопато, Шостак

МПК: G06F 7/52

Метки: множительное

...разрядность буферного регистра б. Она должна определяться приусловии; что устройстно обрабатываетдвоичные операнды, так как при умножении десятичных чисел разрядностьбуферного регистра может быть и меньшей. В верхнем узле 7 тетрадного умножения, расположенном на второй весовой позиции, в течение первых трехтактов работы устройства формируютсяследующие максимально возможные значения тетрадных произведений 1111,1111 и 1111 (сугма этих произведенийравна 101101), в то время, как в нижнем узле 4 образуются произведения1111, 1110 и 1100 (их сумма равна 10101001), Здесь не учитывались тетрадные произведения, которые формируются в последнем (четвертом) тактеработы устройства, так как в этомтакте в буферный регистр б не производится...

Номер патента: 1056183

Опубликовано: 23.11.1983

Авторы: Лопато, Шостак

МПК: G06F 7/52

Метки: деления, чисел

...трем); на фиг. 2 - функциональная схема узла образования цифр частного; на фиг. 3 - Функциональная схема 1-го разряда первого коммутатора.устройство для деления чисел фиг. 1 содержит сумматоры 1-7, регистры 8 и 9 делимого и делителя соответственно, регистр 10 частного с цепью однотактного сдвига информации на три двоичных разряда в направлении старших разрядов, коммутатор 11, коммутатор 12, узел 13 образования в одном цикле работы устройства трех двоичных цифр частного, вход 14 устройства (на этот вход поступают синхроимпульсы, управляющие приемом информации в регистры 8-10, а также ее сдвигом в регистре 10 частного), вход 15 знака делимого на этот вход постоянно подается значение знакового разрядаделимого). Выход регистра 8...

Номер патента: 1056184

Опубликовано: 23.11.1983

Авторы: Денисенко, Долголенко, Засыпкин, Луцкий

МПК: G06F 7/52

Метки: вычисления, произведений, сумм

...элемента И-НЕ, второй вход которого соединен с шиной тактовых импульсов устройства, вход элемента НЕ соединен с первым управляющим входомкаждого (:;,)-го вычислительного элемента матрицы, управляющим входом.коммутатора, выход элемента ИНЕ соединен с вторым управляющим входомкаждого (,-го вычислитель ного элемента матрицы, с вторым5 управляющим входом накапливающего сумматора, с управляющими входами первого и второго регистров операнда, управляющими входами первого, второго, третьего триггеров, первый и второй информационные выходы накапливающего сумматора соединены.соотверственно с первым и вторым входами коммутатора, выход которого является выходом устройства, а в каж 15 дый ()-ый вычислительный элемент вне;,енй второй, третий,...

Номер патента: 1059567

Опубликовано: 07.12.1983

Автор: Комаров

МПК: G06F 7/52

Метки: множительное

...к выходу первой схемы б сравнения, выход блока 4 памяти подключенк входу регистра 3 произведения,первый и второй выходы коммутатора5 соединены с соответствующими адресными входами блока 4 памяти, атакже вторую и третью схемы 7 и 8сравнения и дешифратор 9, входы которого соединены с выходами второйи третьей схем 7 и 8 сравнения, первые входы которых подключены кпервому и второму выходам коммутатора 5 соответственно, а вторыевходы - соответственно к первому ивторому входам 10 и 11 константустройства выходы дешифратора 9подключены к управляющим входамблока 4 памяти,Множительное устройство работаетследующим образом.НБифровые коды сомножителей Х и У,хранящиеся соответственно в регистрах 1 й 2 сомножителей, через коммутатор 5 поступают на...

Номер патента: 1059568

Опубликовано: 07.12.1983

Авторы: Жабин, Корнейчук, Макаров, Тарасенко

МПК: G06F 7/52

Метки: двоичной, избыточной, системе, умножения

...третийинформационный вход суммирующего блока соединен соответственно с вторыми входами пяти старшихразрядов третьего сумматора и вторьм входом младшего раЗряда четвертого сумматора, второй информационныйвход суммирующего блока соединен соответственно с первыми входами пятистарших разрядов второго сумматораи первым входом младшего Разрядавторого сумматора, первая, вторая итретья группы входов четвертого сумматора соединены соответственновыходами суммы и переносов второгосумматора и выходами переносов третьего сумматора, выходы суммы и пе-.реносов четвертого суьюаатора ооединены соответственно с первой и второйгруппами инФормационных входов пятого сумматора, третья группа входовкоторого соединена с четвертой группой информационных...

Номер патента: 1059569

Опубликовано: 07.12.1983

Авторы: Аспидов, Витер, Гурьянов, Мищенко, Терешко

МПК: G06F 7/52

Метки: умножения

...которых соединены соответственно с третьей ичетвертой группами информационных входов умножителя, управляющие входы первогокоммутатора подключены к первомуи второму управляющим входам умножителя, третий и четвертый управляющие входы которого подключенык управляющим входам второго коммутатора. 2четвертого и пятого умножителей подключены соответственно к первой,второй, третьей и четвертой группамвходов сумматора выходы которого 5 соединены с выходами старших разрядов результата устройства Г 2 1.Недостатком известного устройствадля умножения является низкое быстродействие.10 Цель изобретения - повышение быстродействия устройства для умножения.Поставленная цель достигаетсятем, что в устройство для умножения, 15 содержащее...

Номер патента: 1059570

Опубликовано: 07.12.1983

Авторы: Баширов, Галабурда, Пичугин, Трудов

МПК: G06F 7/52

Метки: деления, запятой, фиксированной, чисел

...выходом устройства.Устройство работает следующимобразом,Умножая числитель и знаменательвыражения (1 ) на число, равное 2можно записать 12 М 2Тогда алгоритм реализации формулы (2) будет следующий.1. Щюводится анализ значения аргумента -и проверяется возможность первого сдвига делителя на 1 разряд влево, .При. этом, если при предполагаемом сдвиге делителя не фиксируется переполнение и значение аргумента -не равно нулю, то осуществляется левый сдвиг делителя на 1 разряд, а к аргументу -прибавляется единица. Далее повторяется выполнение первого пункта до тех пор, пока или значение аргумента -станет равным нулю, или будет зафиксирована невозможность левого сдвига делителя. Пусть число повторений пункта. равно Р.2. Осуществляется сдвиг...

Номер патента: 1062690

Опубликовано: 23.12.1983

Авторы: Грачев, Гречухин, Королев, Семенов

МПК: G06F 7/52

Метки: двоичных, деления, три, чисел

...четвертый и пятый элементыИ, второй и третий элементы ИЛИ,причем выход каждого разряда с первого по (и) -й регистра делимогосоединен с входом первого элементаНЕ и первыми входами первого, второго и третьего элементов И соответствующего блока формирования разряда 55частного, в котором выход первогоэлемента НЕ соединен с первыми входами четвертого и пятого элементовИ, выход второго элемента НЕ соединен с вторыми входами первого, второго и пятогоэлементов И, вход второго элемента НЕ подключен к вторымвходам третьего и четвертого элементов И, выход третьего элементаНЕ соединен с третьими входами второ" го, третьего и четвертого элементовИ, вход третьего элемента НЕ соединен с третьими входами первого ипятого элементов И, второй и...

Номер патента: 1064279

Опубликовано: 30.12.1983

Авторы: Егоров, Левинский, Чистяков

МПК: G06F 7/52

Метки: деления, чисел

...установочные входы второго 60управляемого делителя частоты соединены с входами второго элементаИЛИ, выход второго управляемогоделителя частоты соединен с первымвходом элемента И, второй и третий входы элемента И соединены соответственно с выходами первого и второго элементов ИЛИ, выход элемента И соединен с входом запуска генератора тактовых импульсов, выход второго элемента ИЛИ соединен с входом установки в "0" второго управляемого делителя частоты.На чертеже представлена функциональная схема устройства для деления чисел.Устройство содержит элемент И 1,генератор 2 тактовых импульсов, первый элемент ИЛИ 3, первый управляемый делитель 4 частоты, второй управляемый делитель 5 частоты, содержащий счетчик б и схему 7 сравнения,второй...

Номер патента: 1067500

Опубликовано: 15.01.1984

Автор: Глазачев

МПК: G06F 7/52

Метки: множительное, последовательное

...второгоэлемента ИЛИ соединен с выходомпервого Э -триггера, второй вход второго элемента ИЛИ соединен с инверсным выходом ЗК -триггера, который является третьим выходом синхронизации блока управления, а выход второго элемента ИЛИ соединенс входом установки в ноль регистра,вход установки в ноль -"к -триггераявляется входом запуска блока управления,.а его прямой выход - установочным выходом блока управления,выход второго П -триггера являетсявыходом индикации окончания операции блока управления,) од, (пт-квходы дешифратора являются входамикода разрядности блока управления,управляющие входы 0 п-к)-канальногоселектора являются выходами блокауправления, причем первые и вторыевыходы сумматоров первой группы соединены соответственно с первыми...

Номер патента: 1072040

Опубликовано: 07.02.1984

Авторы: Жабин, Корнейчук, Макаров, Тарасенко

МПК: G06F 7/52

Метки: двоичного, деления, коэффициент, числа

...блока, тактовый вход первого триггера. которого соединенстактовым входом второго триггера и 60тактовым входом устройства, выходвторого элемента запрета вычислительного блока соединен с первымвходом третьего элемента ИЛИ, второй вход которого соединен с. выхо ствие большого времени вычислений вкаждом цикле. Время выполнения циклав известном устройстве состоит из времени сдвига ссз, времени суммирования четырех кодов 1. и времени суммирования двух кодов 1, в суммирую-. 5щем блоке. Таким образбм, время вы.полнения цикла вычислений в известном устройстве составит дом первого элемента запрета, а третий вход - с выходом элемента И и первым входом четвертого элемента ИЛИ, второй вход которого соединен с выходом третьего. элемента...

Номер патента: 1072041

Опубликовано: 07.02.1984

Авторы: Батура, Бусько, Птичкин, Якубенко

МПК: G06F 7/52

Метки: вычисления, рядов, степенных

...И 15, с тактовыми входами блока 16 управления и второго счетчика 4, разрядные. выходы первого счетчика 2 соединены соответственно с адресными входами первого блока 3 памяти, информационные выходы которого соединены с установочными входами второго счетчика 4 и с входами пер- ЗО вого а-входового элемента ИЛИ 13, выход переполнения второго счетчика .4 соединен с первым входом элемента ИЛИ 5, второй вход которого соединен с выходом элемента И 15, а выход элемента ИЛИ 5 соединен с тактовыми входами первого и третьего счетчиков 2 и б, разрядные выходы третьего счетчика б соединены соответственнно с адресными входами второго блока 7 4 О памяти, информационные выходы которого соединены соответственно с разрядными входамн первого операнда умно-...

Номер патента: 1073771

Опубликовано: 15.02.1984

Авторы: Глухова, Пешков

МПК: G06F 7/52

Метки: двоично-десятичных, умножения, цифр

...е аппаратурных затрат вданном устройстве достигается посредством учета избыточности двоичного представления десятичных цифр.При использовании кода 8-4-2-1запрс;енными (избыточными) комбинациями пр; и.:едставлении десятичныхцифр являются значения 1010-1111,удовлетворяющие . словиям где Х - значение бита с весом 1двоична-десятичной цифрысомножителя,Это обстоятельство позволяет сократить количество одноразрядныхсумматоров, составляющих сумматор,сдвенадцати до семи. Вместо одноразрядных сумматоров могут быть использованы обычные элементы ИЛИ,чтовызывает упрощение сумматора.На фиг,1 представлена структурнаясхема устройства; на фиг,2 - матрицаэлементов Н, на фиг.3 - схема блокаэлементов ИЛИ, на Фиг.4 - схема сумматора, на фиг.5 - схема...

Номер патента: 1076902

Опубликовано: 28.02.1984

Автор: Лилеин

МПК: G06F 7/52

Метки: матричное, умножения

...ВХОДОВ КОТОРОГО ПОДКЛЮЧЕНЫ К первой и второй группам выходов пер- ВогО блока суммироВаниЯ част .чн:1 Х произведений соответственно 12Недостатком известного устройства является сложность,. связанная с тем, что не Все частичные произведения являются произведениями положитель ных чисел. Это обусловливает необходимость наличия В дополнительных средствах для работы с чслами, имеющими знак, и усложняет блоки формирования и суммирования частичных 5 О.произведений.Цель изобретения - упрощение устройства.Поставленная цель достигается тем, что матричное устройство для умножения, содержащее три умножителя, буферный сумматор и выходной сумматор, причем входы младших разрядов первого и второго операндов устройства соединены с Входами пер Вого...

Номер патента: 1078437

Опубликовано: 07.03.1984

Авторы: Глейзер, Динкевич, Кан

МПК: G06F 7/52, G06F 7/70

Метки: деления

...пяти и потребуется также пять импульсов из последовательности на входе 1 для того, чтобы привести счетчик в нулевое состояние и вновь, разрешить работу элемента 4. Таким образом на выходе элемента образуется импульсная последовательность, соответствукщая последовательности на входе 1 устройства с тем лишь отличием, что в последовательности на выходе элемента 4 отсутствует столько импульсов, сколько их поступило на вход 2 устройства. Следовательно, вероятность появления импульСов на выходе схемы 4 равна Р -Р . Эта последовательность подана на единичный вход асинхронного триггера, на нулевой вход которого поступает последовательность импульсов с входа 2 устройства. Вероятность появления единиц в последовательности на выходе триггера...

Номер патента: 1080136

Опубликовано: 15.03.1984

Авторы: Гребенников, Иванова, Калугин

МПК: G06F 7/52

Метки: умножения

...время выполнения операции.Быстродействие устройства определяется выражением= "(К+пк+сд)где С , 1 п , Ф,- соответственно50йф оквремя суммйрования, время приемакода на регистр произведений и время сдвига кода в регистр множителя,р;.- разрядность множителя.Сумма с выхода сумматора передается на вход регистра произведенийсо сдвигом на один разряд вправо,т.е. прием кода в регистр произведений и сдвиг числа в этом регистресовмещены во времени. 60Сдвиг множителя производится вследующем такте,В зависимости от значения О или 1 младшего разряда множителя элементы И 2 группы либо закрыты, либо открыты, и к частичному произведе-, нию, находящемуся в комбинационном сумматоре 4, прибавляется либо нуль, либо множимое.С приходом тактового импульса...

Номер патента: 1081640

Опубликовано: 23.03.1984

Авторы: Золотовский, Коробков

МПК: G06F 7/52

Метки: дополнительных, кодах, умножения

...первый и второй элементы И, причем прямые выходы первого регистра соединены соответственно с первыми входами элементов И-НЕ первой группы, вторые входы которых соединены с выходами первого элемента И, инверсные выходы первого регистра соединены соответственно с первыми входами элементов И-НЕ второй группы, вторые входы которых соединены с выходом второго элемента И, выходы элементов И-НЕ первой и второй групп соединены с соответствующими разрядными входами сумматора, вход младшего разряда которого соединен с выходом первого элемента И, первые входы первого и второго элементов И соединены с входом устройства, введены полусумматор, третий элемент И, элемент ИЛИ, элемент задержки, причем вторые входы первого и второго элементов И...

Номер патента: 1084784

Опубликовано: 07.04.1984

Авторы: Апасова, Долгов

МПК: G06F 7/52

Метки: умножения

...и элемент ИЛИ-НЕ.На чертеже представлена структурная схема устройства для умножения.Устройство для умножения содержит регистр 1 множимого, группу элементов 2 И-ИЛИ, регистр 3 частичных произведений, регистр 4 множителя, сумматор-вычитатель 5, Э -триггер б, вход 7 синхронизацииЗ -триггера, эле-. менты 8 и 9 неравнозначности, элемент ИЛИ-НЕ 10, выход 11 второго разряда регистра 4 множителя, инверсный выход 12 триггера б, прямой выход 13 триггера 6, выход 14 первого разряда регистра 4 множителя, вход 15 записи регистра 3 частичных произведений, вход 16 сдвига регистра 4 множителя, тактовый вход 17 устройства.устройство для умножения двоичных чисел со сдвигом множителя и суммы частичных произведений на два разряда вправо работает...

Номер патента: 1084785

Опубликовано: 07.04.1984

Автор: Гаврилин

МПК: G06F 7/52

Метки: двоичных, деления, чисел

...соответственно свходами регистров 3 и 4 делителя,выходы блоков 8 и 9 сдвига соединены 25с третьим и четвертым входами сумматора-вычитателя 6, выходы блоков 10;11 сдвига соединены с третьим и четветрым входами сумматора-вычитателя 7, управляющие входы блоков 8-11сдвига соединены с выходом Фопмирователя 13 сдвига, информационныевходы которого соединены соответ ственно с выходами дешифратора 14,.входы которого соединены с выходами счетчика 15, на вход счетчика 15поступают импульсы тактовой частоты с входа 16 устройства, выходыдешифратора 14 соединены с информационными входами блока 12 анализапеременных, первый выход которого 40соединен с управляющим входом формирователя 13 сдвига, а второй выход -с управляющими входами...

Номер патента: 1086426

Опубликовано: 15.04.1984

Авторы: Гузенко, Лисник, Пухов, Стасюк

МПК: G06F 7/52

Метки: вычислительное

...соединен с первым входом соответствующего сумматора помодулю два соответствующей группы,выходы 1-го элемента ИЛИ первойгруппы и (1-1)-го элемента И первой 35группы соединены с выходами 1.-го разряда устройства, управляющие входыкоммутаторов 1-й группы соединены свыходом (1+1)-го элемента И второйгруппы, второй информационный вход 40К-го коммутатора 1-й группы соединенс входом (К)-го разряда первогооперанда устройства, вторые входысумматоров по модулю два 1-й группысоединены с выходом (1+1)-го элемента ИЛИ второй группы и первым входомпервого разряда 1-го сумматора, выходы сумматоров по модулю два 1-йгруппы соединены с вторыми входамисоответствующих разрядов 1-го сумматора, первые входы элементов И 1-гостолбца матрицы соединены с...

Номер патента: 1086427

Опубликовано: 15.04.1984

Авторы: Лысиков, Рачевская

МПК: G06F 7/52

Метки: деления

...соединены соответственнос входами второй группы шифратора,На фиг.1 представлена структурнаясхема устройства для деления, нафиг.2 - структурная схема преобразователя дополнительного кода в прямойкод, на фиг.3 - структурная схемаблока уточнения цифры частногоф на,фиг.4 - структурная схема блокакоррекции.Устройство для деления содержитпреобразователь 1 дополнительногокода в прямой код, шифратор 2, блок3 уточнения цифры частного, умножители 4, сумматор 5 произведений,сумматор-вычитатель 6, блок 7 коррекции, шину.8 делимого устройства,шину 9 делителя устройства, шину 10знака устройства, шину 11 частногоустройства, шину 12 остатка устрой.ства.Преобразователь 1 дополнительногокода в прямой код содержит группу.сумматоров 13, 14 и 15 по...

Номер патента: 1091157

Опубликовано: 07.05.1984

Авторы: Иванов, Чулошников

МПК: G06F 7/52

Метки: вычисления, двух, отношения, процентного, чисел

...счетчика и с первым входом второго элемента И, второй вход которого соединен с выходом переноса второго вычитающего счетчика, выход переноса первого выходного счетчика соединен с входом второго выходного счетчика, выход второго элемента И соединен с вторым входом первого элемента И,выход которого соединен с входом первого вычи 30 5 10 15 20 25 35 40 45 50 55 тающего счетчика, с входом первого делителя частоты и с первым входом третьего элемента И, второй вход которого соединен с выходом первого делителя частоты, выход третьего элемента И соединен с входом вто.рого делителя частоты и с первым входом четвертого элемента И, второй вход которого соединен с выходом второго делителя частоты, выход четвертого элемента И соединен с входом...

Номер патента: 1097999

Опубликовано: 15.06.1984

Авторы: Брандис, Козлов, Поляков

МПК: G06F 7/52

Метки: деления, разрядных, чисел

...подгрупп первой группы и выходами соответствующих элементов И второй группы, выходы элементовИ третьей группы соединены с соответствукнциьщвходами элемента ИЛИ,1097999 2Изобретение относится к вычисЛительной технике и может быть использовано при реализации быстродействующих арифметических устройстви специализированных вычислителей.Известно устройство для деления,содержащее комбинационный сумматор,входы которого соединены с шинамизначений разрядов остатка, выходего знакового разряда соединен сниной значения цифр частного 13.Недостатками известного устройства являются большое время получения цифры частного, а также невозможность одновременного получениянескольких цифр частного.Известно устройство для деления,содержащее группу...

Номер патента: 1103224

Опубликовано: 15.07.1984

Авторы: Святный, Соловьев

МПК: G06F 7/52

Метки: двоичных, деления, чисел

...восьмой элемент И, элемент И-НЕ, триггер, причем прямой выход триггера соединен с третьим входом четвертого элемента И, а инверсный выход триггера соединен с вторым входом второго элемента И и с первым входом восьмого элемента И, второй вход которого соединен с выходом первого элемента И, первый вход элемента И-НЕ соединен с вторым входом третьего элемента И, третий вход восьмого элемента И соединен с входом анализа величины делителя блока управления, первый и второй входы мультиплексора соединены соответственно с первым и вторым входами анализа разрядов блока управления, второй вход элемента И-НЕ соединен с входом управления синхронизацией блока управления, выход восьмого элемента И соединен с прямым входом триггера, выход элемента...

Номер патента: 1104508

Опубликовано: 23.07.1984

Авторы: Баранов, Булкин, Петрунек

МПК: G06F 7/52

Метки: делительное

...соединен с выходом второго элемента И, второй вход кото. рого соединен с выходом второго элемента НЕ, вход которого соединен с вторым входом первого элемента И, выход которого соединен с информационным входом четвертого 0 -триггера блока управления, прямой выход третье го Э -триггера которого соединен с входом сложения сумматора-вычитателя, вход вычитания которого соединен с входом вычитания вычитающего счетчика и прямым выходом пятого Э -триггера блока управления, выход четверто-.го элемента ИЛИ которого соединенс входом записи регистра частного,вход сброса которого соединен с прямым выходом восьмого Э -триггераблока управления, вход первого элемента НЕ которого соединен с выходом счетчика, вход сброса которого соединен с...

Номер патента: 1104509

Опубликовано: 23.07.1984

Авторы: Романенко, Суворов

МПК: G06F 7/52

Метки: умножения

...большой объем требуемой памяти, складывающийся из требуемыхемкостей двух блоков памяти, равных(2 х 2 п) бит и 1 2 х(2 п) бит соответственно,Целью изобретения является сокращение объема оборудования,Поставленная цель достигается тем,что в устройство для умножения, содержащее сумматор, вычитатель, блок памяти, причем вход первого операндаустройства соединен с первыми входамисумматора и вычитателя, вторые входыкоторых соединены с входом второго 4 Ооперанда устройства, введены селектор и дополнитепьный вычитатель, причем выход сумматора -соединен с первымвходом селектора, второй. вход которого соединен с выходом вычитателя, вы 45,ход селектора соединен с входом блокапамяти, выход которого соединен свходом дополнительного...