G06F 7/52 — для умножения; для деления

Номер патента: 1654814

Опубликовано: 07.06.1991

Авторы: Шостак, Яськевич

МПК: G06F 11/00, G06F 7/52

Метки: умножения

...на выход 23 контроля устройства.Вывод из устройства значения старших н разрядов произведения произво дится в течение последних п тактовчерез его первый информационный выход21 либо через его второй информационный выход 22 по одному разряду в каждом такте. Причем при выводе результата через второй выход 22 устройствапоявляется возможность сразу послеокончания первых п тактов работы устройства начать вычисление произведения новой пары сомножителей. В этом 30 случае йо окончании и-го такта подается сигнал на установочный вход 12устройства, по которому производитсяобнуление регистров 3 и 4, а такжезапись нового значения множимого врегистр 1. Этим устройство подготав ливается к вычислению произведенияновой пары сомножителей, значение...

Номер патента: 1654815

Опубликовано: 07.06.1991

Автор: Фесенко

МПК: G06F 7/52

Метки: умножения

...зна 20чение (1+1) -го разряда множимогоа;+, которое записывается в (х+1)-йразряд и-разрядног о р егис тра 11 множимого, а на вход 27 множителя поступает значение Ц)-го разряда множителя Ь, которое записывается вЦ)-й разряд и-разрядного регистра12 множителя. Одновременно на выходех-го Фиксирующего элемента И 15 1-йгруппы появляется сФормированное зна Очение первого частичного произведенияа Ь которое после суммирования с нуФлевым значением суммы частичных произведений в виде первой суммы частичных произведений записывается в 2 п 35разрядный регистр 25 результата.В третьем такте работы устройствана вход множимого поступает значениеЯ+2)-го разряда множимого а которое записывается в (+2)-й разряди-разрядного регистра 11 множимого,а на...

Номер патента: 1658147

Опубликовано: 23.06.1991

Авторы: Шостак, Яськевич

МПК: G06F 7/52

Метки: умножения, чисел

...эа п тактов, В течение одного цикла в устройстве формируется частичное произведение множимого на один разряд множителя, а также осуществляется подсуммирование этого частичного произведения к ранее накопленной сумме частичных произведений.В каждом такте каждого цикла в блоке5 производится умножение разряда множимого, поступающего на его вход множимогос выхода 12 регистра 1, на разряд множителя, поступающий на его вход множителя свыхода 13 регистра 2, и подсуммирование кмладшему разряду получившегося при этомпроизведения старшего разряда произведения блока 5, сформированного в предыдущем такте и поступающего на его входпервого слагаемого с выхода 17 коммутатора 6, а также поступающего с выхода 19регистра 4 на его вход второго...

Номер патента: 1658148

Опубликовано: 23.06.1991

Автор: Фесенко

МПК: G06F 7/52

Метки: умножения

...количеству суммирующих групп основных 14 и дополнительных 15 сумматоров служат группы направляющих элементов ИЛИ 11, группы подключающих элементов И 12, группы подключающих элементов ИЛИ 13,При умножении следующей пары множимого А и множителя В в этом режиме работы устройства производится установка в единичное состояние разрядов и-разрядного регистра 8 множимого, и-разрядного регистра 9 множителя, фиксаторов 26 состояния формирующих элементов 10 и обнуление разрядов 2 и-разрядного регистра 20 результата.Если умножение следующей пары множимого А и множителя В необходимо выполнить в другом режиме работы устройства, то дополнительно производится обнуление ираэрядных кольцевых регистров 1 и 2 сдвига, установка в единичное состояние...

Номер патента: 1658149

Опубликовано: 23.06.1991

Авторы: Беликова, Дрозд, Полин

МПК: G06F 7/52

Метки: деления

...логической единицы с единичной шины,Со старших входов сумматора 3 (с (Г+1)- го по и-й выход) снимается код Х 1 частного, а с С младших выходов сумматора 3 снимается Г младших разрядоу кода Х 2 остатка от деления на константу 2 +1 при целочисленном делении. При значении остатка, меньшем Р, процесс вычисления завершается не более, чем эа пИ+1 тактов, промежуточный регистр 2 в последующих тактах подтверждает на выходах значение кода Х 1 частного, Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5, сравнивающий младший разряд кода Х 1 на соседних тактах. принимает нулевое значение, поступающее на выход 13 устройства в качестве старшего ф+1)-го разряда остатка Х 2, а также на вход элемента И-НЕ б, разрешающего единичным значениям прохождение ь младших разрядов...

Номер патента: 1661759

Опубликовано: 07.07.1991

Автор: Ковалив

МПК: G06F 17/10, G06F 7/52

Метки: конечными, многочлена, модулю, неприводимого, полиномов, полями, умножения

...нулю ре 166175935 зультата умножения на нуль, либо результату деления нуля на ненулевойэлемент поля СР (2 ) соответственно,йЕсли в щ-разрядный регистр 1 за 5несены коэффициенты полинома не равного ни нулю, ни единице поля СР(2 )а в щ-разрядный регистр 2 - коэффициенты полинома не равного нулю,то устройство умножения и деленияПолиномов над конечными полямиСР(2 ) перходит на второй шаг своей работы.При этом на выходах дешифрато"ров б и 7 нуля и дешифратора 8сформированы сигналы логического нуля, Значит, на выходе элемента И.11,являющимся выходом 19 неопределенности результата устройства, и выхо 1де элемента ИЛИ 14 формируются сиг"налы логического нуля, по которомузакрывается элемент И 12, а такжеобеспечивается возможность установки в...

Номер патента: 1665374

Опубликовано: 23.07.1991

Авторы: Буслаев, Дидух, Драгунов, Калиш

МПК: G06F 7/52

Метки: деления

...нескольких старших разрядов.Исходное значение делимого х поинформационной шине 9 через блок 6мультиплексоров передается на информационную шину 12. Блок 6 мультиплексоров управляется сигналом с входа 20. Информация, поступающая по информационной шине 12, записывается на входной внутренний 5 регистр х блока 4 умножения сигналом по входу 22, Блок 4 умножения содержит матрицу умножения, которая производит эту операцию с содержимыми внутренних регистров х и у. Выходы блока 4 умножения 10 имеют "третье" состояние, которое управляется сигналом с входа 21. Полученное произведение х 1 поступает на информационную шину 13, по которой 15 оно подается на вход регистра 2 делимого. Запись в регистр 2 осуществляется сигналом на входе 15.Шаг 3:...

Номер патента: 1667057

Опубликовано: 30.07.1991

Авторы: Прохоров, Шатилло, Явиц

МПК: G06F 7/52

Метки: деления

...и остатка соответственно частного и остатка от первого вычисления. По окончании записи матрица деления готова к повторному вычис- . лению. Повторное вычисление начинается с момента установки разрядов делителя на входах. 1.1-1.(п) и разрядов делимого на входах 2,(-п+1)- 2,(п), а на входы 1,и, 2.п 2, (и) в повторном вычислении подаются сигналы "О".70 166705Через вреия Т переходного процесса в матрице деления частное и остаток от повторного вычисления устанавливаются на выходах соответственно5частного и остатка матрицы деленияи на соединенных с ними входах первых операндов компараторов частногои остатка, на входах вторых операндов которых установлены соответственно сдвинутые на один разряд вправочастное и на два разряда вправоостаток от...

Номер патента: 1667058

Опубликовано: 30.07.1991

Автор: Гурьба

МПК: G06F 7/52

Метки: деления, три

...т л и ч а ю щ е ес я тем, что блок формирования разрядов частного содержит четырнадцать элементов Ф о р мул а и зоб ретен ия 1. Устройство для деления на три, содери - 2жащее регистр, дешифратор и 3 блоков формирования разрядов частного, где и - разрядность делимого, входы дешифратора соединены с выходами первого и второго разрядов регистра, первый выход 25 дешифратора, первые и вторые выходы блоков формирования разрядов частного соединены с выходной шиной устройства, второй и третий выходы дешифратора соединены с первым и вторым входами соот ветственно первого блока формированияразрядов частного, первый и второй входы каждого последующего блока формирования разрядов частного соединены соответственно с третьим и четвертым выходами 35...

Номер патента: 1667059

Опубликовано: 30.07.1991

Авторы: Вариченко, Кодров

МПК: G06F 7/52

Метки: двух, умножения, чисел

...26 поступает мультиплексоры 30, 31 переключаются в пона вход адреса разрядного мультиплексора ложение, обеспечивающее поступление 16. что поиводит к появлению на выходах сигналов с входов Ь, Ь блока на входы Ь 1 , Ь блока сигналов "0". "1" на выходе 30 первого слагаемого третьего и - разрядного элементаИ 21 являетсятакжесигналомкор- сумматора 32 и сигналов "0" - на входы рекции по старшим разрядам на выходе 1 второго слагаемого и - разрядного сумблока, При этом на выходе ц блока форми- матора 31. П ри "О" на входе К блока руется сигнал блокировки по нулю в виде п - разрядные мультиплексоры 30, 31 пе- "1",При "1" на одном из входов а+1 или Ьл+1 35 реключаются в положение, обеспечиваю- (например Оа + - 1, Оь =О, т. е. при щее поступление...

Номер патента: 1667060

Опубликовано: 30.07.1991

Авторы: Батюков, Шостак

МПК: G06F 7/52

Метки: деления

...соответственно образуется произведение в двухрядном коде(соответственно Ч/= У С 1,50 (Х 1-р) МР,Е=Х С 1).С помощью второго и третьего вычитателей 15, 16 вычисляется. очередной остаток по двухрядному коду предыдущего остатка Х, поступающему на входы уменьшенного и 55 вычитаемого первой группы вычитателя 15 свыходов 26, 28 первого и второго регистров 1, 2 остатка соответственно и по двухрядному коду произведения Ю (Х 1- р), поступающему на входы вычитаемого первой группытретьего вычитателя 16 с выходов 38 первой группы блока 13 умножения и на входы вычитаемого второй группы второго вычитателя 15 с выходов 39 второй группы блока 13 умножения. Второй и третий вычитатели 15,. 5 16 могут быть построены с использованием одноразрядных...

Номер патента: 1667061

Опубликовано: 30.07.1991

Авторы: Шостак, Яськевич

МПК: G06F 7/52

Метки: умножения

...сумматора 7. На входах 19 и 20 устройства присутствует нулевая информация, обеспечивающая "нули" на информационном входе коммутатора 10 и на входе второго слагаемого сумматора 7.В первом цикле работы устройства в регистр 6 записывается дополнительный код множимого, младший разряд которого на (п+1) - м такте первого цикла при перенастройке коммутаторов 9, 10, 11 с выхода регистра 6 через коммутатор 11 подается на вход второго слагаемого блока 5, где суммируется с содержимым регистра 3 для дальнейшего участия в формировании (и+1) - го разряда результата, С выхода младшего разряда блока 5 значение этого разряда записывается в регистр 4,По окончании (и+1)-го такта первого цикла на вход 18 устройства подается потенциал, настраивающий...

Номер патента: 1667077

Опубликовано: 30.07.1991

Авторы: Лопато, Шостак

МПК: G06F 11/10, G06F 7/52

Метки: деления

...вместе с вторым узлом 7 сравнения осуществляют проверку правильности поступления делителя на вход 9 устройства.С помощью четвертого узла 5 свертки по модулю два формируется значение фактической четности частного, которое подается на выход 15 устройства,Устройство работает следующим образом.После подачи делимого на вход 8 и делителя на вход 9 устройства в нем начинается вычислительный процесс определения частного и остатка по способу без восстановления остатков. По завершении в устройстве переходного процесса на его выходах 13 и 14 формируются соответственно частное и остаток, Одновременно с выполнением в устройстве деления чисел возникающие на выходах 20,1 - 20, сумматоров 1,1 - 1.гп группы переносы поступают на входы первого узла 2...

Номер патента: 1667105

Опубликовано: 30.07.1991

Автор: Ермаков

МПК: G01R 19/165, G01R 19/17, G01R 19/25 ...

Метки: анализатор, выбросов, многоуровневый, площади, провалов, статистический

...1000001.Учитывая, что выходной код АЦП 12 (0001) больше содержимого ячейки блока 16 с адресом 000 (0000), на выходе компаратора 18 появляется единичное напряжение. Вследствие этого импульс одновибратора 14 проходит через элемент И - НЕ 19 и запускает блок 17 памяти - информация, накопленная в результате предыдущего анализа в канале блока 17 с адресом 10000001, при этом увеличивается на единицу. ЗапускЭясь по заднему фронтуимпульса одновибратора 14, одновибратор 20 записывает в ячейку блока 16 с адресом 000 новое содержимое - 0001. Обход с помощью коммутатора 11 остальных интеграторов анализатора не приводит к накоплению информации в блоке 17, поскольку их выходные напряжения равны нулю.В процессе дальнейшего нарастания напряжения на...

Номер патента: 1668979

Опубликовано: 07.08.1991

Авторы: Баран, Шостак

МПК: G06F 7/52

Метки: умножения

...1 цифрами произведениясомножителей. Блок 6 содержит два двоичных сумматора 14, два преобразователя 15двоичного кода в десятичный, десятичныйсумматор 16 и регистр 17.Двоичный сумматор 14 в каждом тактеработы устройства осуществляется суммирование содержимого соответствующегобуферного регистра 5 со значением соответствующей тетрады регистра 17, сформированным в предыдущем такте работыустройства,Преобразователь 15 предназначен дляпреобразования результата, полученногона выходе двоичного сумматора 14, из двоичного кода в двоично-десятичный. Десятичный сумматор 16 предназначен длясуммирования результатов, полученных навыходах преобразователей 15, в двоичнодесятичном коде, Регистр 17 предназначендля хранения двух старших десятичныхцифр...

Номер патента: 1670685

Опубликовано: 15.08.1991

Авторы: Баран, Шостак

МПК: G06F 7/52

Метки: умножения

...сумматора ч 9, поступает на акод переноса последующего сумматора 49, В том случае, если иэ какой-либо тетрады сумматора 49 не возни кает перенос, то из данной тетрады на сумматоре 50 вычитается код 0110 путем суммирования с кодом 1010, сформированным на выходе элемента И 55. В качестве сумматоров 49 можно использовать быстро действующий 2 п-разрядный двоичный сумматор, например параллельно-параллельного типа. Рассмотрим работу устройства при ум ножении двоичных и десятичных чисел,В режиме умножения чисел, представленных в двоичной системе счисления, по сигналу на входе 7 выбора режима работы устройства блок 4 формирования кратных 50 множимого, матричный умножитель 5 и блок 6 суммирования настраиваются на работу с двоичными числами,...

Номер патента: 1672440

Опубликовано: 23.08.1991

Авторы: Бекмухамедов, Дегтярев, Кушнаренко

МПК: G06F 7/52

Метки: деления

...сауленко Тираж 374 Подписноеосударственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 каз 2840 ВНИИП Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 ных значений в зависимости от кода операции (умножения или деления), Если на выходе блока 7 выбора операции устанавливается значение второго операйда, то результат. получаемый на выходе устройства, является произведением первого и второго операнда, Если же на выходе блока выбора операции 7 устанавливается значение, обратное значению второго операнда, то результат, получаемый на выходе устройства, является частным от деления первого операнда на второй, Операция умножения значения первого операнда на значение,...

Номер патента: 1672441

Опубликовано: 23.08.1991

Авторы: Бобровский, Ерема-Еременко, Лезин, Марчук, Тищишин

МПК: G06F 7/52

Метки: умножения

...опера.ции умножения и сдзи; )дено нормдльном виде или с цс нг)1т )если 1 ни 2 Г)осуществлялся вцрднсПри выполнзнии оп;ции умноженияустройство рдбодзтледсюцим образом,В исходном согтояи регистры 1, 2. 11,12 обнулены (на ф 1 г 1 ц ги сГзрссд и питания не показаны), По синалдм блока 7 (ндвыходах 16, 17, 13, 24 18) 1 ножимое Х черезблок 9 поворота код; принилается нд регистр множимого 1, мн )житель У через кслмутатор 10 принилается нд оегистр 30множителя 2 и из бло д 7 н счетчик 8 принимаегся число циклов улнсженияВ каждом цикле улножения Х на очереднь е р рдзрядсн нд упрднлясние входы поступают сигзалы гдк, кдк это 35показано нд ф 1 4 Число циклон углножения равно К ирВ первом ( - 1) цикле по сигналу навыходе 21 блока 7 нд умнсжителях...

Номер патента: 1674109

Опубликовано: 30.08.1991

Авторы: Просочкин, Свиньин, Тулузаков

МПК: G06F 7/52

Метки: вычислительное

...сдвига вправо кодаделимого у.Блок 2 сдвига производит левый сдвигкода делителя, необходимый для получениянормированной величины т Е (О; Ц, Например, если Мо = О, то в блоке 2 сдвига осуществляется нулевой сдвиг кода, при Мо = 1код делителя сдвигается влево на один разряд и т,д. (и - 1)-разрядный код, определяющий нормированную величину г, поступаетна вход блока 5 формирования базиснойфункции.Блок 5 формирования базисной функции(см. Фиг. 2) вычисляет ее значение в видесуммы кусочно-линейной р т) и корректиру щей Ьр фущцйЮ=уь (г)+Ьрт, Р)Где фд (7) = 1 - Г/2;Ьр)=1/(+ )-, +/2,Кусочно-линейная функция рформируется в виде дополнительного кода величины т/2. Кодтинвертируется в блоке 10инверторов и поступает со сдвигом в одинразряд(деление на...

Номер патента: 1674110

Опубликовано: 30.08.1991

Авторы: Зуев, Миронов, Мистюков, Шумилов

МПК: G06F 7/52

Метки: матричный, умножитель

...1- выходной перенос из-ой группы; ЗОЯ - выходные сигналы шифраторов, кодирующие цифры со знаком,Блок 4 формирования частичных произведений может быть выполнен в виде совокупности схемы формирования кратных-)Мгмножимого и- (М + К - 1)-разрядных строк мультиплексоров н 2 в 1 н или н(2 + 1) в 1", реализующих соответственно функции для произвольного К:Х, = (2 А)1 ХР 2 + 2 к 1 - 1)А- 1 1)+2 к1)2 к1)А)ХМ(2 - 1 +.+(2 А)1 ХР 21 +(2 А) ХМ 2) + И тср д(1 А - 1-й разряд (И + К + 1)-разрядногочисла "1 А";ХМЦ, Х Ф), ХР 1 - кодовые комбинации выходных сигналов Зк-го шифратора схемы кодирования множителя, соответствующие цифрами со знаком н-Г, нф, "+Г,Таким образом, строки блока формирования частичных произведений передают в схему суммирования...

Номер патента: 1674156

Опубликовано: 30.08.1991

Автор: Ермаков

МПК: G01R 19/17, G01R 19/25, G06F 7/52 ...

Метки: анализатор, выбросов, длительности, провалов

...поскольку к их входам установки нуля приложено единичное напряжение с инверсных выходов компараторов 4 - 5. Трехразрядный счетчик 13 циклически изменяет свое состояние, в каждом такте генератора 12 также запускаются одновибраторы 14 и 16, однако информация в блоке 17 памяти не накапливается, а содержимое ячеек блока 9 памяти, поддерживается нулевым. При превышении выбросом напряжения первого уровня анализа (в момент времени 11 на фиг. 3) срабатывает компаратор 4 первого канала, его выходное напряжение становится равным нулю. Счетчик 6 первого канала начинает заполняться и, подсчитывая импульсы кварцевого генератора 12, определяет длительность Т 1 превышения выбросом первого уровня анализа.В очередном цикле работы счетчика 13 при его...

Номер патента: 1675879

Опубликовано: 07.09.1991

Авторы: Лопато, Шостак

МПК: G06F 11/10, G06F 7/52

Метки: контролем, умножения

...и множителя,В первом блоке 5 свертки по модулю дваформируется предсказываемая четность произведения в соответствии с выражениемР" = РхРу Э Рс 9 Рот(3 1, где Рх, Р - соответственно четностимножимого и множителя; Р - четность формируемых в блоке 3 переносов (или дублирующих переносов, если блок 3 построен на сумматорах с дублирующим переносом); Р - четность отбрасываемых разрядов частичных произведений.В блоке 6 свертки по модулю два формируется фактическая четность произведения. На вход блока 6 подаются все разряды суммы блока 3, а на выход 13 результата устройства поступают только старшие и раз-, рядов этой суммы.На узле 7 происходит сравнение фактической и предсказываемой четностей произведения, При их несовпадении формируется...

Номер патента: 1681303

Опубликовано: 30.09.1991

Авторы: Жалковский, Шостак, Шпаков

МПК: G06F 7/52

Метки: деления

...наэлементах И 26, 38, 48, элементах ИЛИ 27,25 39, 57 и элементе Н Е 47 (фиг.3-5).Узлы 3 и 41 по значениям функций генерации и транзита переноса, вырабатываемым узлами 21, вычисляют значение Кпереноса в старший разряд данного ряда30 матрицы и значение ц разряда частного соответственно, При этом функции, реализуемые узлами 3 и 4 ь определяютсявыражениями;35 К = О + Т 263 + Т 2 Тз Оп + .+ Т 2 фТзТН 6;ср = Оо + То 61 + ТоТ 162++ То Т 1 Тйк .6Для случая реализации устройства для40 деления, приведенного на фиг.2, узлы 31 и 41определяются выражениями (фиг.5):К 1 = 62 + Т 263+ Т 2 Тз 64 + Т 2 Тз Т 465,Ц = 60 + ТО 61+ ТО 62 Т 1 + ТОТ 1 Т 2 ТзОз +ФТО "Т 1.Т 2 Тз 64 + ТОТ 1 Т 2 Тз Т 46545 Узлы 31 - Зп могут быть реализованы наэлементах И 54 -...

Номер патента: 1683009

Опубликовано: 07.10.1991

Авторы: Жалковский, Шостак, Шпаков

МПК: G06F 7/52

Метки: деления

...9 выходов устройства в виде совокупности разрядов функций генерации и транзита переноса при многократном ис 168300940 45 50 55 пользовании устройства в процессе выполнения операции деления (это тот случай,когда количество одновременно формируемых разрядов частного в меньше .полнойразрядности требуемого частного).Одной из возможных реализаций узлов11 - 1 П 1 является их построение в виде совокупности знаковых 17 и вычислительных 18ячеек (фиг, 2, 3 и 4), между которыми отсутствуют переносы.Узлы 212 п для каждого разряда определяют значения функций генерации итранзита переноса по значению разряднойсуммы и значению поступившего в данныйразряд переноса. Они могут быть реализованы в виде совокупности ячеек 19(фиг. 2 и 5),Узел 3 по значениям...

Номер патента: 1683016

Опубликовано: 07.10.1991

Авторы: Лопато, Шостак

МПК: G06F 11/10, G06F 7/52

Метки: умножения

...поступает значение четности множимого Рх, а по линии связи 11.2 - значение четности утроенного множимого Р. Если в устройстве блок 1 кратных контролируется по четности, то в качестве Р может быть использовано значение фактической или предсказываемой четности утроенного множимого, Если такой контроль не предусмотрен, то значение Рзх может быть получено, например, путем суммирования по модулю два значений переносов, формируемых в сумматоре блока 1. Совокупность элементов 33; - 36 предназначена для предсказания четности 1-го частичного произведения, формируемого в блоке 3 (11гп), Суммируя по модулю два в узле 37 значения четностей всех частичных произведений, на его выходе формируется значение предсказываемой четности массива частичных...

Номер патента: 1686435

Опубликовано: 23.10.1991

Авторы: Авагимов, Коновалов, Кубышкин, Кузнецов

МПК: G06F 7/52

Метки: вычислительное

...сигнал переполнения с соответствующего выхода счетчика 7 через элемент ИЛИ 18 увеличивает содержимое счетчика 6 на единицу. Описанный процесс повторяется до обнуления счетчика 8, после чего сигналом с выхода дешифратора 9 на распределитель 10 подается сигнал, запрещающий выдачу тактовых импульсов на выход распределителя 10, В результате содержимое счетчиков 6 и 7 оказывается равным искомому произведению. В режиме деления делитель находится в регистре 1, а старшие и младшие разряды его - в счетчиках 2 и 3 соответственно, Старшие и младшие разряды делимого находятся соответственно в счетчиках 6 и 7, Счетчик 8 обнулен. При поступлении тактовых импульсов содержимое счетчиков 2, 3, 6 и 7 уменьшается на единицу. Функционирование счетчиков 2...

Номер патента: 1686436

Опубликовано: 23.10.1991

Авторы: Варакин, Воронцова, Моисеев

МПК: G06F 7/52

Метки: деления

...управляющие сигналы 81 и 82, с помощью которых через коммутаторы 34 и 35 на вход сумматора 37 поступают поразрядная сумма и поразрядный перенос с учетом веса разрядов(разряды поразрядного переноса сдвинуты относительно поразрядной суммы на один раз - ряд влево). Знаковый разряд сформированной при этом суммы является сигналом коррекции, необходимой при делении без восстановления остатка, и запоминается на триггере 38, выход которого через элемент НЕ 27 поступает на вход элемента И 36, В момент конца операции, когда константа деления, записанная в счетчик по сигналу "Пуск", превратится в нуль, на выходе блока управления формируются сигналы 81 и 82, под уп ра вле н ием которых через коммутаторы 34 и 35 на вход сумматора 37 поступают...

Номер патента: 1688238

Опубликовано: 30.10.1991

Авторы: Прохоров, Шатилло, Явиц

МПК: G06F 17/16, G06F 7/52

Метки: умножения

...дополнительно, еще й тактов, что определяется временем сброса соответствующего регист"т л ра, хранящего разряды А . аатем осуществляется еще 2 щ тактов работы устройства (тест МИ), в которых на входы элементов И всех рядов матрицы 3 подаются два входных тестовых набора (в формате (аЬсд) ) 01 -- и 00 8, 1 Окоторым фа ктичес ки соот ветствуют 0100,0110,и 0010,0000 (табл.1,2),При тестировании не проверяетсяцепь сброса одноразрядных сумматоровматрицы последнего ряда, поэтому онадублируетсяЗначения установочнь 1 х тестов опеРандов (длЯ ПРимеРа табл,2) разрясти М устанавливаются за счет подачина входы 11.1-11 Л сигналов "0", навходы 12.1, 12,3, 12,5 сигналов н 1 ф,на входы 12,2, 12.4, 12,6 сигналов"0" (реализация установки описана ранее)...

Номер патента: 1688239

Опубликовано: 30.10.1991

Авторы: Баран, Шостак

МПК: G06F 7/52

Метки: деления, десятичных, чисел

...на одном логическом элементе 2 И - 4 ИЛИ.Блок 13 по знакам вычисленных вустройстве разностей формирует навыходе 23 цифру частного, а такжеуправляет работой коммутаторов 11 и12,й ОПусть УС; - управляющий сигнал,разрешающий второму коммутатору 12выборку результата, сформированногона выходе узла с порядковым номеромйна Фиг. 1; УГ- управляющий сигнал разрешающий первому коммутатору 11 выборку результата, сформированного на выходе узла с порядковым номером 1 на Фиг,1; 2 В 222, -двоичные разряды десятичной цифрычастного в коде 8421, Ра - значениезнакового разряда вычитателя с порядковым номером 1 (предполагается,что значение знакового разряда равнонулю, если разность положительная, 25в противном случае оно равно единице), Тогда система...

Номер патента: 1689946

Опубликовано: 07.11.1991

Автор: Шостак

МПК: G06F 7/52

Метки: умножения

...- четности соответственномножимого Х и множителяу еР,Р 11, Р 1 - четности соответственнопервого И, второго И итретьего 1. слагаемых;Рс - четность переносов блока2 суммирования иличетность дублирующихпереносов блока 2, еслив нем используются сумматоры с дублирующим переносом),В качестве четности Р может использоваться значение старшего разряда третьего слагаемогоВ этомслучае вход 20 устройства подключается к его входу 11 третьего слагаемого.С помощью второго 6 и третьего 7блоков свертки по модулю два в устройстве образуется значение Фактической четности результата отдельнодля старшей и младшей частей результата),.которое сравнивается в четвертом блоке 8 свертки по модулю двас значением нредсказываемой четностирезультата. На основе этого...