G06F 7/52 — для умножения; для деления

Номер патента: 1270758

Опубликовано: 15.11.1986

Авторы: Еремеева, Черепов

МПК: G06F 7/52

Метки: двоичных, деления, чисел

...если на вход анализа элемента ИЛИ 29 поступает высокий уровень, т.е, если делимое не меньше делителя. В первом случае входной код делимого, а во втором - код разности делимого и делителя записывается в регистр 13 делимого. Если в некотором цикле деления делимое меньше делителя, то на вход анализа поступает низкий уровень, который запрещает прохождение сигнала Т на второй выхоц блока управления и разрешает его прохождение на выход элемента И 30, т. е, на выход блока управления, при этом производится один сдвиг влево в регистре 13 делимого.Управление количеством циклов депения производится счетчиком 21, перед началом деления, в который низким уровнем с выхода 1)-триггера 26 (до момента его включения) осуществляется ввод кода числа циклов...

Номер патента: 1275431

Опубликовано: 07.12.1986

Автор: Букатин

МПК: G06F 7/52

Метки: умножения

...входы первого разряда сумматора 4,который, таким образом, представляетсобой схему подсчета числа единиц,Выход первого элемента И 3 в прямоми инверсном виде поступает на управляющие входы коммутатора 15. При равенстве его нулю на выходы коммутатора 15 передается содержимое выходовсумматора 4, а при равенстве единицепередается содержимое сумматора 5(увеличенное на единицу). После этогоинформация с выходов коммутатора 15записывается по импульсу с входа 7 врегистр 6, на младшем выходе которого появляется младший разряд произведения, а на старших - переносы в следующие разряды, поступающие на входыразрядов сумматора 4. Одновременно сзаписью в регистр б импульсом с входа 7 осуществляется сдвиг содержимо 7543 го регистра 2 на один разряд в...

Номер патента: 1275432

Опубликовано: 07.12.1986

Авторы: Евстигнеев, Евстигнеева, Титов

МПК: G06F 7/52

Метки: умножения

...по входу 16,заносится в старшие разряды сдвигового регистра 9. После этого управляющий сигнал с входа 13 снимается и подается по входу 15, который сдвигаетсодержимое 8 регистра на один разрядвправо.К этому моменту времени на умножителях 3 сформируются старшие разряды 5произведения, которые управляющимсигналом по входу 14 передаются через коммутатор 4.на входы соответствующих разрядов 10 сумматора 8, надругие входы которых поступает содер-жимое старших разрядов регистра 9.Образовавшаяся сумма управляющимсигналом по входу 16 записывается в старшие,разряды регистра 9. Затем управляющим сигналом по входу 12 содержимое регистра 1 сдвигается вправо на, один разряд. На этом заканчивается цикл умножения множимого на один Я-ичный разряд...

Номер патента: 1275440

Опубликовано: 07.12.1986

Авторы: Евстигнеев, Евстигнеева, Канаев, Кошарновский

МПК: G06F 7/52, G06F 7/72

Метки: умножения

...следующим образом,Первый а и второй Ь операнды поступают на входы сумматора 1 по модулюЯ и первого 2 вычитателя по модулю 8.О С первого и второго квадраторовпоправок величины С и й поступаютна входы сумматора 10 поправок, который формирует величину поправки Г.В блоке 11 величина Е сравнивается5 с константой К/2, в результате чегона выходах его формируется один изсигналов С=О, С=+1 и С=-1. Эти сигналы блока 11 сравнения с константойуправляют работой коммутатора 14.20 Устройство может быть реализованона ППЗУ,Обозначим: Х- адресная часть ППЗУ;У информационная частьППЗУ,25 тогда алгоритмы прошивки ППЗУдля блока 1:Ур. =.(Хр +Хр )р Хр Хр)6 (О Р -1)где Хр - двоичный код остатка опе-.ранда по основанию СОК Р;30 Хр - двоичный код остатка...

Номер патента: 1278837

Опубликовано: 23.12.1986

Авторы: Борисова, Воронцова, Моисеев, Потоцкий

МПК: G06F 7/52

Метки: деления, плавающей, точкой, умножения

...делителя, причем н блоке деления выходы элементов НЕ группы подключены к вторым информационным входам коммутаторов делителя группы, выходы сумм и переносов 40 каждого предыдущего полусумматора группы соединены соатнетственна с первым и вторым входами последующего полусумматара группы, выходы коммутатора делителя группы соединены с 45 третьими входами саатнетсттзующих тта" лусумматаров группы, разряды выхода сумм палусумматорон группы соединены соответственно с входами первого и второго элементов НЕ и с перным 50 водом элементов ИСКЛЮЧАЮЩЕЕ ИЛИ ,соответствующего узла анализа группы, разряды выхода переносов палусумматоран группы соединены соответственно с входами третьего и четвертого 55 элементов НЕ и с нторыми входом элемента...

Номер патента: 1278838

Опубликовано: 23.12.1986

Авторы: Гордеева, Костинский, Орлова, Подгорнов, Шугаев

МПК: G06F 7/52

Метки: умножения

...И 8. Одноразрядный сумматор по модулю два 9 предназначен для инверсии старшего бита при формировании шестнадцатеричной цифры произведения, соответствующей нечетному столбцу строки с номером от 8 до Р. Ин 7 О 7 Е 8 О 8 6 9 О 9 8 А О 2 4 В О 3 6 С О 4 8 0 О 5 О Е О 6 2 Р О 7 4 О О О О О О О О О О О 5 б 7 8 9 А В С В Е Р А С Е О 2 4 6 8 А С Е Р 2 5 8 В Е 1 4 7 А Р 4 8 С О 4 8 С О 4 8 С 9 Е 3 8 Р 2 7 С 1 6 В 3 А 1 8 Р 6 Р 4 В 2 9 О 8 6 4 2 5 4 3 2 1 О 2 4 6 8 5 8 1 4 7 О 4 8 2 6 5 О 5 О 5 О 6 2 8 4 5 2 9 6 3 1версия осуществляется под управлением элемента И 8, Единичное состояние бита в свидетельствует о том, что элемент относится к нечетному столбцу. Единичное состояние бита а свидетельствует о том, что элемент располагается в строках с...

Номер патента: 1280613

Опубликовано: 30.12.1986

Авторы: Варакин, Попов

МПК: G06F 7/52

Метки: деления, итерационного, конвейерное, типа

...е с я тем, что, с целью увеличения точности, оно содержит шифратор второй итерации, содержащий одиннадцатьэлементов И и двадцать элементовИ-ИЛИ, причем выходы старших разрядов с шестого по четырнадцатый, кроме знакового, первого блока формирования и суммирования кратных соединены соответственно с входами элементов И с первого по девятый шифратора второй итерации, выходы первого,второго элементов И-ИЛИ, инверсныйи прямой выходы первого элементаИ-ИЛИ, выходы четвертого и пятогоэлементов И-ИЛИ, инверсный и прямойвыходы шестого элемента И-ИЛИ, выходы седьмого и восьмого элементовИ-ИЛИ, инверсный и прямой выходы четвертого элемента И, выходы девятогои десятого элементов И-ИЛИ, инверсный и прямой выходы второго элемента И, прямой выход...

Номер патента: 1282117

Опубликовано: 07.01.1987

Авторы: Батюков, Шостак

МПК: G06F 7/52

Метки: деления

...АЬВ. Выходные сигналы ячейки 39 второго типа формируются по булевым выражениям: ЧЕ; П = х + у ++ Е + У. Выходные сигналы ячейки 40 . 40третьего типа формируются по булевымвыражениям: К = Р 4 КЗАК 2 ЬК 1 + РЗЬКЗЬхх К 1 + Р 2 ЬК 1 + Р 1. Выходные сигналыячейки 41 четвертого типа формируютсяпо булевым выражениям: Т = И + И; 45С = Я + И. В первом блоке 5 на входыА и В младшей ячейки (типа 38) первойлинейки матрицы с шины Р подаетсясигнал логического нуля, в блоке 6на входы А и В младшей ячейки 38 первого типа первой линейки матрицы сшины Р подается сигнал логическойединицы. Последним обеспечивается .увеличение значения старших разрядовнеприведенного остатка на единицу 55младшего разряда в блоке 6, в которомформируютсяразрядов частного, в...

Номер патента: 1283752

Опубликовано: 15.01.1987

Авторы: Баранов, Бобровский, Булкин, Епишин

МПК: G06F 7/52

Метки: деления

...единицу, и к содержимому регистра1 с помощью сумматора ч добавляетсяделитель 1,восстанавливается остаток), Далее блок управления переходит в состояние А и цикл деленияповторяется,Если из счетчика 5 приходит сигнал Стоп, то процесс деления заканчивается, и блок управления переходит в состояние Ао, при этом счетчик 5 сигналом "Сброс" устанавливается в исходное положение. Формула и зобре тения Устройство для деления, содержащее регистры делителя, частного и остатка, умножитель, блок памяти, счетчик циклов, сумматор-вычитатель, вычитающий счетчик, коммутатор и блок управления, содержащий четыре О-триггера, два элемента ИЛИ, элемент запрета, три элемента задержки, четыре элемента И, причем выходы старших р+2 разрядов регистра остатка...

Номер патента: 1283753

Опубликовано: 15.01.1987

Автор: Баклан

МПК: G06F 7/52

Метки: двоичных, деления, чисел

...1лителя О, сложение необходимо выполнять для кодов остатка, содержащихнули в двух старших разрядах, Еслитриггер 6 находится в единичном состоянии (как, например, в 1-м цикледеления) и Р = О, то импульс проходит через выход 23 блока 5 на входуправления выдачей дополнительногокода регистра 1 делителя (дополнительный код регистра 1 представляется как его инверсный код и единичныйсигнал, подаваемый на вход переносамладшего разряда сумматора 4), Если триггер б находится в нулевомсостоянии, на сумматоре 4 производится сложение поступившего из регистра 1 прямого кода с кодом изрегистра 2, Через заданный промежуток времени появляется сигнал навтором выходе распределителя 13, ко"торый подается на вход управленияприемом информации регистра 2 и...

Номер патента: 1285464

Опубликовано: 23.01.1987

Авторы: Васильев, Литвинов, Романчук, Смирнов

МПК: G06F 7/52

Метки: деления

...определяются значения величин Си М;,В предлагаемом устройстве для достижения абсолютной погрешностиЛ, (2 "каждый из интервалов аппроксимации развивается на подынтервалы. В этом случае функция С; определяется выражениемС;= С, - МХ; - Х,)= С, - В;,где Х, - значение аргумента Х; в начальной (опорной) точке К-го подынтервала;С, - опорное значение обратной величины С; на К-м подынтервале;В; - значение поправки к обратной величине аргумента ХК= 0,1,32 - 1 (п ) ,т - количество старших разрядов дробной части делителя, по которым определяется значение величины С,).Для входных операндов с 15-разрядной дробной частью при п= 11 и = 6, т.е. при разбиении диапазона изменения аргумента Х на 64 интервала аппроксимаци, каждый из которых в свою...

Номер патента: 1287149

Опубликовано: 30.01.1987

Авторы: Золотовский, Коробков

МПК: G06F 7/52

Метки: деления, чисел

...частного, содержит и+7разрядов. В каждом цикле его содержимое сдвигается на 2 разряда в сторону старших разрядов.Устройство работает следующим образом.Перед началом деления в регистр 5записывается нормализованный делитель с произвольным знаком в дополнительном коде. Знак делителя должен быть записан в (и+1)-м, (п+2)-м,(и+3)-м, (п+4)м тактах, По завершении записи в служебном такте знаковый, второй, третий и четвертый старшие разряды 9 перепишутся в регистр8 и будут сохраняться там в течениевсей операции деления.В следующем цикле в регистр 1 записывается делимое Х,. лежащее в пре 1 40делах 1 в/х/О - . с произвольнымзнаком в дополнительном коде. В служебном такте знаковый и пять старших разрядов Х перепишутся в регистр6 и будут сохраняться...

Номер патента: 1290301

Опубликовано: 15.02.1987

Автор: Миронов

МПК: G06F 7/52

Метки: умножения

...40Устройство работает следующим образом.Перед выполнением операции умножения устройство находится в начальном состоянии: 451) в регистре 3 множителя находится дополнительный код множителя Ч, при этом старший (и+1) -й разряд уста. - навливается в состояние "0", остальные ь разрядов отведены для кода Х;2) регистр 4 находится в нулевом состоянии3) в регистре 6 находится модифицированный дополнительный код множимого Ч . 55Вычисление произведения г = ху начинается с поступлением управляющего сигнала в устройство по входу 10 через вход запуска блока 2 микропрограммного управления, который вырабатывает на своем втором выходе сигнал, поступающий в счетчик 1 через первый вход. По этому сигналу счетчик устанавливается в начальное...

Номер патента: 1290302

Опубликовано: 15.02.1987

Автор: Баклан

МПК: G06F 7/52

Метки: деления, нормализованных, чисел

...2 ИИ 11 И 41 выполнен переключатель кода разряда: если ш=1, тона выход элемента 2 ИИЛИ 41 проходит сигнал с прямого выхода разрядного триггера 35, если же ш= - сего инверсного выхода. Элементы,аналогичные 2 ИИЛИ 40, 41 и 42, И 39,НЕ 38, используются и в остальныхмладших разрядах до и-(1 с)-го разряда блока 2, На первый выход блока 2 подается прямой код содержимого всех его разрядов, а на второйвыход - прямой либо инверсный кодсодержимого 1 с младших разрядов.Перед началом операции делимоеразмещается в блоке 2, делитель - в 40регистре 1, регистр 3 находится внулевом состоянии. Выполнение деления начинается с цикла вычИслениявеличины Е, во время которого на распределитель 11 импульсов вырабатывается временная...

Номер патента: 1290303

Опубликовано: 15.02.1987

Автор: Саутин

МПК: G06F 7/52

Метки: деления, десятичных, чисел

...С - С - значение делителя 40ив системе 8, 4, 2, 1.Обращение к адресу соответствующейстроки матрицы обеспечивает информация с выхода регистра 2 делителя,а вызов соответствующих промежуточных 45сумм из выбранной строки обеспечивает информация с выхода коммутатора б, причем разряднос;ь результатов промежуточных сумм определяется разрядностью частного и должна 50превышать ее,Распределитель 7 импульсов содерхсит и-разрядный счетчик с входомблокировки счета и схему опознавания начала и окончания вычислений, 55где и - число десятичных разрядовделимого,Устройство работает следующимобразом,2В исходном состоянии в регистрыи 2 занесены значения операндов, а регистр 3 обнулен. В начале цикла вычислений производится запуск генератора 8 и...

Номер патента: 1290304

Опубликовано: 15.02.1987

Автор: Бруфман

МПК: G06F 7/52

Метки: умножения

...который поступает на второй вход элемента И-НЕ 4. Так как в начальный момент на всех выходах с второго по десятый разряд имеется нулевой сигнал, то в это время на выходе РП 1 разрешения группы прерывания блока 3 приоритетного прерь:;вания имеется сигнал запрета, который поступает на первый вход элемента И-НЕ 4, что исключает прохождение стробирующего импульса на вход стробирования мультиплексора 6.Как только будет записан импульс в третьем разряде Я 3 счетчика 1, на вход ЗП 7 блока 3 приоритетного прерыванияпоступает сигнал прерывания. По этому сигналу на выходе блока 3 КПО-КП 2 Кодпрерывания будет сформирован код вектора прерывания, соответствующий высшему приоритету ЗП 7.Это соответствует двоичному коду 001. После поступления на...

Номер патента: 1291970

Опубликовано: 23.02.1987

Автор: Черкасский

МПК: G06F 7/52

Метки: конвейерное, умножения, чисел, шестнадцатиразрядных

...ячейки (За)-й строки и третьей ячейки (За)-й строки матрицы,информационные входы второго, пятого,седьмого, девятого, двенадцатого,четырнадцатого,шестнадцатого,девятнадцатого,двадцатьпервого,двадцать третьего,двадцать шестого, двадцать восьмого, тридцатого, тридцать третьего,тридцать пятого и тридцать седьмого триггеров а-й группы подключены к выходам множимого соответственно шестнадцатой ячейки (За)-й строки матрицы, пятнадцатой, четырнадцатой и тринадцатой ячеек (За)-й строки50 матрицы, двенадцатой, одиннадцатой и десятой ячеек (За)-й строки матрицы, девятой, восьмой и седьмой ячеек (За)-й строки матрицы, шестой, пятой и четвертой ячеек (За)-й55 строки матрицы, третьей, второй и первой ячеек За-й строки матрицы, информационные входы...

Номер патента: 1291971

Опубликовано: 23.02.1987

Авторы: Нозик, Шостак

МПК: G06F 7/52

Метки: деления

...и делителя устройства соответственно, вход второго разряда делителя устройства соединен с первыми входами первого, второго, третьего, четвертого, пятого, шестого, седьмого, восьмого, девятого и десятого элементов И блока формирования частичных произведений, первым входом первого сумматора второго блока суммирования и первым входом первого сумматора третьего блока суммирования, вхоц третьего разряда делителя устройства соединен с первыми входами одиннадцатого, двенадцатого, тринадцатого и четырнадцатого элементов И, с вторыми входами третьего, четвертого и шестого элементов И блока формирования частичных произведений, с вторым входом первого и первым вхоцом второго сумматоров третьего блока суммирования, вход четвертого разряда...

Номер патента: 1291972

Опубликовано: 23.02.1987

Авторы: Костинский, Орлова, Подгорнов, Шугаев

МПК: G06F 7/52

Метки: данных, длины, переменной, умножения

...выход которого является выходом старших разрядоврезультата устройства, выход регист ра множителя является выходом младших разрядов результата устройства,1-выходы (1-2,4 и,и, где и -разрядность множимого) регистра множимого соединены с первыми входами 45 и/2 одноразрядных умножителей группы, вторые входы которых соединены свыходом младшего разряда регистрамножителя, о т л и ч а ю щ е е с ятем, что, с целью повышения быстро действия устройства, введены счетчик,регистр константы, блок памяти, и/2групп элементов И, элемент ИЛИ-НЕ .и элемент И, накапливающий сумматорсодержит сумматор, регистр, комму татор, элемент ИЛИ-НЕ и элемент И,причем вход запуска устройства явля ется входом запуска блока управления,информационный вход счетчика...

Номер патента: 1291973

Опубликовано: 23.02.1987

Авторы: Белик, Коновалова

МПК: G06F 7/52

Метки: деления

...а (а) - 1Если полученное на втором сумматоре значение разницы (а у(а) - 1) положительное, то значение двух старших из и + 3 разрядов на выходе второгю сумматора 9 будет равно 10, аесли отрицательное, то 01, Эти двастарших разряда в качестве стробирующих поступают на два входа управленияпервого 6 и второго 7 блоков преобразования прямого кода в дополнительный. Если код 10, то на выходе первого. блока преобразования прямогокода в дополнительный будет тот жекод, что и на входе, а на выходе второго - дополнительный к входному код.Обратная ситуация наблюдается прикоде 01.На выходе второй матрицы 4 умножения получается значение произведения прямого кода а у(а) - 1 на кодх , которое в зависимости от значений двух старших разрядов 01...

Номер патента: 1291974

Опубликовано: 23.02.1987

Автор: Кочергин

МПК: G06F 7/52

Метки: деления

..."О".Седьмой блок 2 содержит только выходы, которые соединены с шиной 51разряда Х частного,Узлы 8 сравнения выдают сигналыединичного нормального кода соответственно при выполнении следующих неравенств Б = (ВА); Б = (В А2) БВыходы узлов 8 сравнения соединены с входами преобразователя 9 и управляющими входами коммутатор 7, а выходы преобразователя 9 соединены с выходами,Х (х х х ) блока 2. 5Входы В блока 2 соединены с первыми входами узлов 8 сравнения и узла 6 вычитания. Вторые входы узлов 8 сравнения и информационные входы ком. мутатора 7 соединены с выходами генератора 1, а выходы коммутатора 7 - с вторыми входами узла б, выходы которого соединены с другими выходами блока 2Устройство работает следующим образом.При подаче на шины 4 и 3...

Номер патента: 1291975

Опубликовано: 23.02.1987

Авторы: Мышко, Шостак

МПК: G06F 7/52

Метки: умножения

...их суммирование по модулю два. На дополнительный вход этого блока подается с выхода элемента И 3 значение произведения четностей сомножителей, На выходе блока 4 формируется косвенно предсказанная четкость произведения,которая в дальнейшем сравнивается на блоке 6 сравнения с фактической четностью произведения, образованной на выходе второго блока 5 сложения по модулю два, В случае несовпадения значений фактической и предсказанной четностей произведения на выходе 12 устройства формируется сигнал ошибки.Если блок 2 суммирования построен с использованием одноразрядных сумматоров с функциональной зависимостью суммы от переноса, то в предлагаемом устройстве для умножения обнаруживаются все ошибки в произведении (одиночные и групповые),...

Номер патента: 1297037

Опубликовано: 15.03.1987

Авторы: Аксененко, Алейкин, Луцкий, Рябко

МПК: G06F 7/52

Метки: деления, конвейерное

...разряде, а порядок частного не изменяется, т.к. к нему прибавляется "6". Мантисса частного выдается на 0 шину 21, а порядок - на шину 22, В том случае, если в результате операций над порядком частного в вычитателе 9 и сумматоре 19 произойдет его положительное или отрицательное переполнение, оно фиксируется элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 20, выдающим единичный сигнал по шине переполнения порядка 23 в управляющую ЭВМ. Знак частного определяется путем сложения по модулю двух знаковых разрядов делимого и делителя (на чертеже не показаны),формула изобретения25Конвейерное устройство для деления, содержащее регистры мантиссы делимого и делителя, и вычислительных блоков (где и - разрядность ман 30 тисс операндов), группу иэ и элементов НЕ,...

Номер патента: 1302272

Опубликовано: 07.04.1987

Авторы: Боборыкин, Вышинский, Тихонов, Фесенко

МПК: G06F 7/52

Метки: произведений, суммирования, частичных

...определяет второй полутакт,При поступлении синхросигналов Сна входы разрешения записи четныхразрядов регистра 4 производится запоминание первого частичного произве.дения.Сумматоры 7 суммируют содержимоенечетных разрядов регистров 4-5 ичетных разрядов регистра 6 во времядействия синхросигнала ,В первом полутакте работы устройства получается нулевой результат,Поэтому разряды регистров 5 и 6 принимают нулевую информацию с выходовсумматоров 7,Во втором полутакте первого тактана входы 1 подается второе частичноепроизведение, сформулированное согласно таблице13022 Составитель Н,МаркеловаРедактор Л.Гратилло Техред Л.Олейник Корректор А. Ильин Заказ 127/48 Тираж 673 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и...

Номер патента: 1305666

Опубликовано: 23.04.1987

Автор: Фролов

МПК: G06F 7/52

Метки: умножения

...щего с сумматора 3 по модулю два, вУстройство содержит блоки 1 и 2 10 произведение чисел А и В, представ- памяти, сумматор 3 по модулю два, ленное, как и сами числа, в дополни- комбинационный сумматор 4 и блок 5 тельном двоичном кодепамяти. При реализации 16-разрядного устВычисление модуля произведения ройства умножения на элементах памяти двух чисел А и В производится в уст типа ТЕМП-ПЗУМ, сумматорах типа ройстве на основании соотношения 533 ИМ 6 и сумматоре по модулю два533 ЛП 5 необходимо 11 элементов,1 Ац В СЕ.а,1 д Е ,8 Формула изобретения где А и В " числа в дополнительномкоде;С - основание логарифма, выбираемое из условия 1 о,2"= 2 памяти. Составитель В. БерезкинРедактор Н. Рогулич Техред Л.Олейник Корректор Е. Рошко Заказ...

Номер патента: 1305667

Опубликовано: 23.04.1987

Авторы: Кургаев, Опанасенко

МПК: G06F 7/52

Метки: умножения

...7 частичных произведений р-х сомножителей, запись результата суммирования с выходов сумматора 7 через группу элементов И 1 О в буферный регистр 15, начиная с третьегоцикла, запись младшего р-го разрядас выходов сумматора 7 в регистр 3 произведения через демультиплексор 11 водин из младших р-х разрядов. Число тактов в цикле зависит от числа с 1 умножителей и разрядности ш сомножителей. Такт представляет собой формирование частичного произведения р-х сомножителей. Результатом работы одного цикла является формирование суммы частичных произведений, имеющих одинаковые веса. Начиная с третьего цикла, в последнем такте цикла младший р-й разряд с выхода сумматора 7 через демультиплексор 11 под управлением сигнала 22 записывается в...

Номер патента: 1305668

Опубликовано: 23.04.1987

Авторы: Воробель, Гапонюк

МПК: G06F 7/52

Метки: деления

...И должно удовлетоворять равенству где Ь, И , И - значения переменных"а гох, И, Иг в исходныймомент времени.В момент начала преобразования на информационные входы 8 и 9 устройства начинают поступать приращения ду и дх функций у и х соответственно,В счетчике 1 формируется кодИ=И + сну:= с 1 У=И+у."аооНа третий вход блока 7 поступают приращения Дх, на первый и второй вховходы - приращения Ой и дй, а на выходе формируются приращения г функции И, которая формируется в счетчике 2 2 ЕИ=И + дг= г.с0 -820. Приращения с 1 г = ЫИ являются результатом операций, выполняемых сумматором"вычитателем 7Сумматор-вычитатель 7 содержит пер. вый, второй и третий входы 11-13, выход 14, триггер 15, первый и второй элементы 16 и 17 задержки, элемент И 18 и...

Номер патента: 1309019

Опубликовано: 07.05.1987

Авторы: Мынкин, Русанов, Фирстов

МПК: G06F 7/44, G06F 7/52

Метки: умножения

...У поступает на входырегистра 2 -2 .Выходы регистра 2, и 2 и узла 3поддерживаются в отключенном (третьем) состоянии до момента записи тетрад в соответствующие секции по импульсу распределителя 21. Затем навсе время преобразования выходы коммутатора 1 отключаются от своих выходных шин, а выходы секций 2 и 2и узла 3 подключаются, соответствен-;но, к входам секций 2-2.После записи множителя во входнойрегистр множителя младшая тетрадапоступает на вход ШМ 7, которая формирует на выходах совокупность управляющих сигналов, определяющую режим работы устройства на данном шагевычисления. Эта совокупность сигналов записывается в регистр 8 по импульсу распределителя 21. Каждая последующая тетрада, поступающая в секцию регистра 2 множителя,...

Номер патента: 1309020

Опубликовано: 07.05.1987

Автор: Макаров

МПК: G06F 7/52

Метки: умножения

...сумматора 6, обеспечивая прибавление к его содержимому кода множителя. После сравнения кодов регистра 2 и счетчика 3 сигнал А В на выходе схемы 5 сравнения становится нулевым и дальнейшее прохождение тактовых импульсов на входы счетчика 3 и накапливающего сумматора 6 прекращается. При этом в накапливающем сумматоре 6 будет код, равный АС, где С - код множителя, А - код множимого.Произведение имеет знак множителя, так как множитель суммируется в накапливающем сумматоре без изменения знака, Пусть множимое отрицательное, представленное дополнительным кодом. Схема 5 сравнения выдает единичный сигнал на выходе А В и на счетчик поступают импульсы по вычитающему входу. Одновременно единичный сигнал АВ, поступая на элементы 4 и на...

Номер патента: 1310810

Опубликовано: 15.05.1987

Авторы: Алексенко, Барулин, Галицын, Черников, Черникова

МПК: G06F 7/52

Метки: накоплением, умножения

...на. первые входы элементов И 34 групп 31 и первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 29, на второй вход которого подается сигнал 1 с входа 23 сумматора-вычитателя, Сигнал В Д+ 1 с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 29 приходит на первые, входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 32 групп 31, на вторые входы которых поступает соответствующие разРяды асОа ,операнда А с входов 27 слагаемого сумматора-вычитателя, Сигнал распространения переноса Р в :а, О+ 1 О+ В (Ч = 0,1 Ь) с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 32 (Ч+1)-й группы 31 приходит на соответствующий вход распространения переноса узла 30 и на вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 33 и И 34 этой же группы 31, Сформированные на выходах элементов И 34 сигналы генерации переноса 0 = (а О+ 1),В...