G06F 7/52 — для умножения; для деления

Номер патента: 1242935

Опубликовано: 07.07.1986

Авторы: Кургаев, Опанасенко

МПК: G06F 7/52

Метки: деления

...с выходов буферного регистра 19 под управлением сигнала с выхода 49 блока 18 управления через группу элементов И 24 со сдвигом влево на К двоичных (в сторону стар,ших) разрядов записывается в регистр 1 делимого и служит в следующем цикле в качестве делимого. В счетчике 41 производится вычитание единицы из константы числа циклов и начинается следующий цикл. Описанный процесс продолжается (1 циклов, В конце последнего цикла на выходах регистра 23 устанавливается значение и-разрядного частного, а на четвертом выходе 50 блока 18 управления устанавливается сигнал цКонецделенияПри использовании сумматоров-вычитателей после очевидных доработок можно совместить Функции суммирования, выполняемые на сумматорах 7, и функции вычитания,...

Номер патента: 1244662

Опубликовано: 15.07.1986

Авторы: Вариченко, Вишневский, Попович, Томин

МПК: G06F 7/52

Метки: двух, умножения, чисел

...переноса сумматора 10 также равен 1101, на выходахэлементов И группы 12 - логическиенули. На всех выходах суммы сумматора 10 - логические единицы, Блок 11преобразует слово 111 в словон разрядов 00С, которое проходит на выходып разрядов30устройства. иЯ ) 2 -1. Сигнал переноса сумма-тора 10 равен логической "1", его необходимо прибавить в младший раз - ряд полученного слова сумм ЬББ Я . Так как слагаемые на входах сумматора, 10 не больше 2" -1, то результат Б (с учетом переноса Р) не больше 2 -2. Тогда слово сумм не больше 2 -2, т.е. хотя бы один его разряд равен,"011, и оно пропускается через блок 11 на первые входы сумматоров по модулю два группы 13; 1-й элемент И (х=11 , и) группы 12 формирует перенос в (1+1)-й разряд при...

Номер патента: 1246090

Опубликовано: 23.07.1986

Автор: Брик

МПК: G06F 7/52

Метки: варианты, величины, обратной, числа

...входы блоков 1 и 7 памяти, откуда считываются ве 1личиныи ь . Блок 2 умножения умножает ьГ на младшие разряды ьЪ мантиссы операнда, поступающие с входа 4 устройства, Значения с выхода блока 1 памяти и с выхода блока 2 умножения поступают на входы вычитателя 6, с выхода которого мантисса результата поступает на выход 5 устройстваВо втором варианте (фиг. 2) определение порядка результата производится так же, как в первом варианте. Мантисса операнда поступает с входовз3 и 4 устройства на информационньпвход сдвигателя 12, старшие (1-1)разряды мантиссы поступают на вход дешифратора 14, который формирует по их анализу сигналы управления сдвигом на 1 разрядов влево для сдвигателя 12 и Ь-) разрядов вправо , для сдвигателя 13. Очевидно, что2...

Номер патента: 1247862

Опубликовано: 30.07.1986

Авторы: Батюков, Шостак

МПК: G06F 7/52

Метки: деления, чисел

...текущего остатка в однорядный код не образуется сигнал заема из младших разрядовостатка в старшие, Параллельно с работой блока 5 работает вычитатель 14,который преобразует двухрядный кодтекущего остатка в однорядный код,По значению сигнала заема этого вычитателя 14 осуществляется окончательное формирование М цифр частного на выходах блока 5, Если этот сигнал заема соответствует сигналу логичес 11 Икои 1 , то в качестве 1 -разрядного частного в устройстве используется значение 1 цифр частного, образованных на выходах узла 9 блока 5, а если сигнал заема соответствует сигналу логического "0", то в качестве 1 - разрядного частного в устройстве исцифр частного,ыходах узла 10 нное на выходахчастное 2 по 1одновременно порои группы бло 7 и 38...

Номер патента: 1247863

Опубликовано: 30.07.1986

Автор: Волощенко

МПК: G06F 7/52

Метки: деления, матричное

...матрицы, описываются таблицей. Вычитание или суммирование делителя с кодом первого остатка (три 5 О старших разряда этого кода представлены однорядным кодом, а остальные младшие разряды - двухрядным кодом), производимое во второй строке ячеек 1, выполняется также как и в пер вой строке ячеек 1. Однако эти операции могут быть блокированы элементом И 27 ячеек 1 (Фиг, 3) это соотФ ветс;=ует случаю, когда цифра частного равна 0.Формируемьй на выходах ячеек 1 второй строки матрицы код второго остатка, выраженный кодом поразрядных переносов и поразрядных сумм, сл сдвигом на разряд в сторону младших разрядов поступает во второй узел ускорения 2 и в ячейки 1 третьей строки матриць, в которых выполняются действия, аналогичные описанным.Связь с...

Номер патента: 1249507

Опубликовано: 07.08.1986

Авторы: Джалиашвили, Кожемяко, Майоров, Мартынюк

МПК: G06F 7/52

Метки: умножения

...2 при наличии сигнала управления считыванием на управляющем входе 23 генератора 3 кратных множимого. Выбранное кратное суммнруется с содержимым сумматора 2 при наличии сигнала управления записью на управляющем входе 6 сумматора 2. Значение счет гика 5 разрядности множнтсля при этом уменьшается на единицу после прихода сигнал а на его уп р авл я кнци й вход 35. Затем происходит сдвиг влево на один десятичный разряд информации в регистре 1 множителя и сумматоре 2 под действием сигналов управления сдвигом, поступающих на управляющие входы 9 и 19 регистрамножителя и сумматора 2 соответственно. При этом информация из старшего (Й+)-го разряда сумматора 2 сдви 249507Г;)етс 5 в младший разряд регистра 1 множителя по игцрормациоцному входу,...

Номер патента: 1249508

Опубликовано: 07.08.1986

Авторы: Подтуркин, Умблия

МПК: G06F 7/52

Метки: варианты, его, умножения

...поступающей на входы сумматора 2 с выходов квадраторов 4 и 5 и величины 2 ху, поступающей с выхода сумматора 17 на входы сумматора 2 со сдвигом на п-разрядов, Указанные величины поступают на сумматор 2 через группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 7 и 8.При этом в первом такте Т 1 сигналы передаются в неизменном виде, а во втором такте Т 2 инвертируются и передаются в обратном коде. По окончании первого такта Т 1, после фиксации результата сигналом на входе 14 в сумматоре 2 содержится величина с 1. Во втором такте Т 2 формируется величинаАВ = с - (2"х, + у,2) - (2",2.ху) .Вычитание осуществляется в обратных кодах, коррекция результата осуществляется за счет сигнала коррекции, поступающего на вход переноса во втором такте Т 2 и предкоррекции...

Номер патента: 1249509

Опубликовано: 07.08.1986

Авторы: Наумов, Филиппов

МПК: G06F 7/52

Метки: умножения-деления

...р и б. и ж с и и ч с г 3 11 а В 1 и В з ь - ся дььоичцый код 0111, разрядность кото рого Определястс 51 максимь 1 льэпьм чис,1 Ом разрядов частного.Табличный блок 6 умножения осуцьествляет перемножение ьслиел 51 пз число с Выхода ком.утирующего пе 1 зсклк)чзтс;151 7. Результат умножсция с выхода табличного блока 6 умножения сравнивается на схеме 5 сравцс цця с делимым, цс)стуцаюпьим с рс 40 с 1550 55)О ь 5 20 25 30 35 гистра 1 (делимого) на входы первой группы схемы 5 сравнения.Если результат умножения меньше делимого, схема 5 сравнения формирует выходной сигнал уровнем логической единицы, поступающий на информационный вход регистра 8 последовательных приближений (если результат умножения больше или равен делимому, на информационный вход...

Номер патента: 1251126

Опубликовано: 15.08.1986

Авторы: Лисник, Подковко, Стасюк

МПК: G06F 7/52

Метки: умножения

...поступающие на первые вхадь сумматоров 1 этих же строк. И, наконецв четвертом сумматоре 1 первой строки по выражению (4) вь 1 числяется зна чение 2 о, которое подается навторой вход четвертого сумматоравторой строки, н катаром вычисляетсячзначение с и поступает иэ ега вы 4хода на второй вход четвертого сумматора 1 четвертой строки. Б четвертом сумматоре 1 четвертой строкивычисляется конечный результат повыРажению ( =( (1.=Ц- фэкатарый поступает на выходную шину 5устройства.В предлагаемом устройстве эавремя, равное длительности переходного процесса в схеме, вычисляютсяпроизведение трех и-разрядных чисел, а также как частный случай произведение двух чисел и квацрат произвольного числа (функции прототипа)и дополнительно куб...

Номер патента: 1252774

Опубликовано: 23.08.1986

Авторы: Апасова, Долгов

МПК: G06F 7/52

Метки: умножения

...4, запись единицы в О-триггер 6, Сигналы г гыходв Р-триггера 6 и первого раэрягд регистра 4 поступают на управ ляющие входь коммутаторов 2, запрещая прохождение сигналов с выходов регистрамцожимого, соответствующих эцдчецик кодд удвоенного множимого, и разрешая прохождение сигна лов с выходов регистра 1 множимого, соответствующих значению кода иножимого, Сумм:,тор-вычитатель 5 в соответствии с нулевым значением сигнала ца его входе управления видом опера ции, поступающим с выхода второго разряда регистра 4 множителя, складывает коды мцожимого и старших разрядов суммы частичных произведений, формируя +1) -ю сумму частичных 25 произведений. При рдзрешдюшем сигнале на шине 6 и состоянии "011" второго, третьего и четвертого разрядов...

Номер патента: 1254473

Опубликовано: 30.08.1986

Авторы: Кургаев, Опанасенко

МПК: G06F 7/52

Метки: умножения

...микроприказыпередаются на выходы группы элементов И 27, На выходе 31 блока управления при этом устанавливается код, 55определяющий передачу младших К-разрядов сумматора 6 через демультиплексор 15 в младшую (щ - 1)-ю груп 473 4пу разрядов регистра 16, Однонремено с этим код на выходе 30 блока управления .открывает группу элементов И 13, через которую содержимое сумматора 6 записывается в регистр 9.Аналогичным образом выполняются первые Й-циклов умножения, в результате чего в регистре 16 будут сформированы Й-младших (К-разрядных) групп разрядов произведения.(Й + 1)-й цикл выполняется следующим образом.Первая микрокоманда этого цикла н первомполутакте формирует на выходах 17 и 18 элементов И 28 блока 14 управления коды управления,...

Номер патента: 1256018

Опубликовано: 07.09.1986

Авторы: Дивин, Романова, Солодилов

МПК: G06F 7/52

Метки: разрядных, умножения, чисел

...с Первым входом второго дополнительного разряда сумматора, выход переноса второго дополнительного разряда сумматора соединен с входом первого разряда регистра переносов, выход 40 которого соединен с первым входом первого дополнительного разряда сумматора, выходы ь старших разрядов регистра переносов соединены с входами первой группыосновных раз рядов сумматора, выходы суммы первого и второго дополнительных разрядов сумматора соединены со старшими разрядами регистра множителя, о т - л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения работы устройства с отрицательными числами, представляемыми в дополнительных кодах, с автоматическим представ.55 лением отрицательных результатов в...

Номер патента: 1256019

Опубликовано: 07.09.1986

Авторы: Белик, Коновалова

МПК: G06F 7/52

Метки: деления

...кроме случая, когдавсе двоичные разряды равны единице,тогда Ч(а) = 1,На выходе сумматора 9 получаемзначение кода, равное о (а 1-1.Если полученное на сумматоре 9значение разницы а Ч(о.) -1 положительное, то значение двух старшихиз л +3 разрядов на выходе сумматора 9 будет равно 10, а если отрицательное, то 01. Эти два старшихразряда в качестве стробирующихпоступают на управляющие входы блоков б и 7, на их выходах получаетсятот же или дополнительный от входного кода код, в зависимости отзначений двух старших разрядов сумматора 9. Так, если код 10, то наУвыходе блока 6 будет тот же код,что ина входе,а на выходе блока 7 - дополнительный ко входному код. Обратная ситуация наблюдается при,коде 01.,На выходе матрицы 4 умноженияполучается...

Номер патента: 1257637

Опубликовано: 15.09.1986

Автор: Пешков

МПК: G06F 7/52

Метки: деления

...сумматор, первый и второй элементы И, первый элемент ИЛИ и первый элемент НЕ, причем вход первого элемента НЕ модуля подключен к первому входу первого элемента И модуля и является первым информационным входом модуля, выход первого элемента И моду-. ля подключен к первому входу первого элемента ИЛИ модуля, второй вход первого элемента ИЛИ модуля подключен к выходу второго элемента И модуля, первый вход второго элемента И модуля подключен к выходу первого элемента НЕ модуля, первый, второй и третий информационные входы сумматора модуля являются соответственно вторью, третьим и чествертым информационньпщ входами модуля, выход суммы сумматора модуля подключен к второму входу первого элемента И модуля, выход переноса сумматора модуля...

Номер патента: 1259251

Опубликовано: 23.09.1986

Авторы: Кургаев, Опанасенко

МПК: G06F 7/52

Метки: деления

...55 циклов на равенство нулю,Если значение на выходах счетчика 55ненулевое,то выполняется переход к микрокоманде 2, в другом случае на выходе 26 блока 7 управления устанавливается значение логической единицы,что говорит о получении всех требуемых разрядов значений частного и обокончании процесса деления.При выполнении микрокоманды 11 результат с выходов регистра 10 черезмультиплексор 13 под управлением сиг 1259251нала с выхода 22 блока 7 управлени записывается в регистр 1, и осуществляется возврат к микрокоманде 7.Блок 7 управления (фиг,2) работает следующим образом. 5С приходом сигнала "Пуск" МПр 1. разрешает прохождение тактового импульса через элемент И 48 на вход инкремента счетчика 33 адреса, содержимое которого...

Номер патента: 1259252

Опубликовано: 23.09.1986

Автор: Масленников

МПК: G06F 7/52

Метки: дополнительном, коде, последовательно-параллельное, умножения, чисел

...старшей пары разрядов множителя. В результате аналогичных преоб-.разований получается последовательный код произведения мантиссы множимого на младшие 2( -1) разряда кодамножителя. Младший разряд (л)-й парырегистра 1 представляет собой старший разряд мантиссы множителя, астарший разряд - знак множителя, Преобразования относительно старшегоразряда мантиссы множителя аналогич,ны преобразованию в предыдущих звеньях,а преобразования относительнознака множителя сводятся к вычи-.танко кода мантиссы множимого вслучае отрицательного множителя,Таким образом, преобразование,приведенное к второму входу( -Иго сумматора 5, сводится ктабл.2,В соответствии с табл,2 и-й коммутатор 4 звена должен. подключить код с шины 8 (М) либо код с шины 9 (2 М)....

Номер патента: 1259253

Опубликовано: 23.09.1986

Автор: Плющ

МПК: G06F 7/52

Метки: вычислительное

...поступлении заднего фронта импульса реверсивные счетчики 5.1 и 5.2 устанавливаются в состояние, соответствующее коду 00011 . = 3..% В этом случае схема 6,1 сравнения в соответствии с табл.2 вырабатывает значение нуля на своих выходах, и в соответствии с табл. 1 импульсы на вход реверсивного счетчика 5.1 через коммутатор 4.1 не поступают,На четвертом такте работы устрой,ства в соответствии с табл.З на выходесумматора 10 образуется следующее значение кода:01001 - код на выходе регистра 1100011 - код на выходе груйпы элементов И 9.1000000 - код на выходе группы элементов И 9.200 - код на третьем и.четвертом выходах блока7 памяти управляющихкодов01100 - код на выходе сумматора 10которое по переднему фронту импульса записывается в...

Номер патента: 1259254

Опубликовано: 23.09.1986

Автор: Шостак

МПК: G06F 7/52

Метки: умножения, чисел

...навыходах преобразователей 8 двоичногопространением переноса. Образованная на выходах десятичйого сумматора 9 сумма записывается в соответствующие разряды регистра 3 произведения, в первый разряд которого поступает зна чение результата, сформированного на первом выходе первого преобразователя 8 двоичного кода в десятичный.Предлагаемое устройство для умножения чисел может быть принято за ос-. нову при разработке универсального быстродействующего устройства умножения десятичных и двоичных чисел. Для этого необходимо вместо десятичного сумматора 9 использовать в устройстве универсальный сумматор для сложения двоичных и десятичных чисел. Такое устройство при умножении десятичных чисел работает так же, как и рассмотренное. Основное отли"...

Номер патента: 1259256

Опубликовано: 23.09.1986

Автор: Макаров

МПК: G06F 7/52

Метки: вычислительное

...делимого сдвигается в сторону младших разрядов на величину кода порядка, в данном случае на 9 разрядов т.е. осуществляется деление3кода делимого на 2 , Код с выхода сдвигателя 1 поступает на сумматор 2, разрядность Н которого должна быть больше 1 = и+2 -1 (где- разрядность кода порядка; ь - разрядность кода делимого), определяется максимальным значением интеграла, которое может быть получено в реальном устройстве. На старшие Ивходов сумматора по первому слагаемому пода ется сигнал с (ь +2 -1)-го выхода сдвигателя 1. Сумматор 2 и регистр 3 результата, замкнутые в кольцо, образуют накапливающий сумматор. Регистр 3 срабатывает по заднему фронту сигнала на синхровходе, который поступает с управляемого делителя 4 частоты. При подаче на е...

Номер патента: 1260947

Опубликовано: 30.09.1986

Авторы: Грачев, Гречухин, Королев, Семенов

МПК: G06F 7/52

Метки: двоичных, деления, три, чисел

...полученные при делении информации, поступающей с выходов двух старших разрядов регистра 1.В блоке 3 Формирования (и)-го разряда частного анализируется информация, поступающая со второго и третьего выходов дешифратора 2, являющаяся остатками от деления двух старших разрядов регистра 1, и поступающая с выхода (и)-го разряда регистра 1.На первом выходе этого блока формируется единица при наличии единицы на следующих его входах: на первом и третьем или на первом, или на втором и третьем. На втором выходе этого блока формируется единица при наличии единицы на следующих его входах: на первом и третьем или только на втором. На третьем выходе этого блока формируется единица при наличии единицы на следующих его входах: только на первом...

Номер патента: 1260948

Опубликовано: 30.09.1986

Авторы: Малиновский, Полозов, Семотюк, Троц

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

...которого соединены с входами сумматора :выходы которого соединены с сдвигом вправо с входами регистр 5, выходы которого соединены с дру - гимн входами сумматора 4, выход25 младшего разряда которого соединен с входом первого разряда регистр б выходы регистра 7 соединены с вторыми входами элементов И 2, тактовый вход 10 соединен с входом записи ре - гистра 5 и входом управления сдвигом регистра 6 и регистра 7.Устройство работает следующим образом.35 В исходном состоянии в регистр 1 записано множимое, регистр 7, регистр 5 сброшены. По тактовому импульсу разряд множителя записывается в регистр 7 по схеме сдвига влево. Обра зованный на выходах группы элементов И 2 код преобразуется (суммируются единицы) в сумматоре и поступает на входы...

Номер патента: 1262480

Опубликовано: 07.10.1986

Авторы: Матясова, Чайковский

МПК: G06F 7/52

Метки: деления

...(+2) или инвертированное (-1)значение кода, поступающего на егоинформационные входы, либо блокирует 1 Опередачу (О),Устройство работает следующим образом,На регистры 1 и 2 заносятся соответственно делимое и делитель. Семь 15разрядов делителя со 2-го по 8-й поступают на адресный вход блока 11 постоянной памяти. На выходе блока 11постоянной памяти появляется 18-разрядный код, который поступает на управляющий вход 17 блока 12. Далеекаждая пара разрядов этого кода поступает на управляющий вход соответствующего ей формирователя кратных.Разряды с 1-го по 8-й регистра 2 25поступают на первый информационныйвход 18, блок 12 и далее на первыеинформационные входы всех формирователей 16 кратных.Инверсные выходы группы разрядов 30с 9-го по 19-й...

Номер патента: 1262481

Опубликовано: 07.10.1986

Автор: Шостак

МПК: G06F 7/52

Метки: умножения

...передаются в его (в+1)-ю тетраду.С целью уменьшения значений двоичных сумм, Формируемых на выходах узлов 11,-11 блока 8 суммирования тетрадных переносов при умножении в устройстве чисел большой разрядности, узлы 11 -11 , суммирования тетрадных переносов соединены цепью десятичного переноса. Это позволяет существенно упростить блок 9 коррекции и блок 10 десятичного суммирования. Для обеспечения при этом высокой скорости работы блока 8 значения десятичных переносов узлов 11, -11должны зависеть только от значений суммы поступивших на их входы тетрадных переносов с равновесовых выходов 18, в .18 д блока 7 и не зависеть от значений их входных переносов. А это означает, что десятичньй перенос, сформированный на выходе переноса 1-го узла 11 (1...

Номер патента: 1262482

Опубликовано: 07.10.1986

Авторы: Лужецкий, Малиночка, Стахов, Черняк

МПК: G06F 7/52

Метки: последовательное, умножения

...в нашем примере записывается единица, а в первый разряд статическогорегистра 2 последовательного приближения множителя записывается старшийразряд кода множителя, в нашем примере записывается ноль, в триггера5,1-5.6 и последовательные сумматоры 6.1-6.3 записываются нули,С приходом третьего положительного перепада на тактирующий вход 8устройства содержимое динамическогорегистра 1 множителя сдвигается наодин разряд вправо, а в первый егоразряд записывается значение второго.разряда кода множимого, в нашем примере записывается ноль, во второйразряд статического регистра 2 последовательного приближения множителязаписывается значение второго разрядакода множителя, в нашем примере записывается единица, в триггера 5.1 --5.6 и...

Номер патента: 1262483

Опубликовано: 07.10.1986

Автор: Варакин

МПК: G06F 7/52

Метки: деления, итерационного, конвейерное, типа

...элемента И соединенс вторыми входами десятого и третьего, четвертым входом двадцать шестого элементов И, инверсные выходывторого и девятого элементов И сое" динены с. первым входом двадцать девятого элемента И, выходы первого,тринадцатого и четырнадцатого элементов И соединены соответственно свходами с первого по третий первого элемента ИЛИ, выходы восемнадцатого и двадцать восьмого элементов Исоединены соответственно с первым и вторым входами второго элемента ИЛИ, выход девятнадцатого элемента И соединен с первым входом третьего эле 62483 Ь 53015202530354550 мента ИЛИ, выходы четвертого, пятого, две надцато го и двадцато го элементов И соединены соответственно свходами с первого по четвертый четвертого элемента ИЛИ, инверсный...

Номер патента: 1262484

Опубликовано: 07.10.1986

Автор: Шостак

МПК: G06F 7/52

Метки: умножения

...двум50и т.д, При этом должны корректироваться определенным образом выходные двоичные суммы узлов 11.-1блока 7.йети-ЭБлок 8 коррекции содержит узлы5512 -12 2 умножения на шесть, узлы13 -3"21,-2 сумммирования и преобра 484 4 зователи 14 -4 двоичного кода1 21 т 1- 2в десятичный, По значениям сумм тетрадных переносов, полученным на выходах узлов 11 112 2 блока 7, в блоке 8 с помощью узлов 12 -12, 2 умножения на шесть формируется коррекция для результата, образовавшегося на выходах узлов О, - 10 , суммирования тетрад блока 6 тетрадного суммирования. Такой принцип формирования коррекции объясняется тем, что при двоичном суммировании в блоке 5 десятичных слагаемых для получения правильного конечного результата необходимо всякий раз, когда...

Номер патента: 1265762

Опубликовано: 23.10.1986

Автор: Юдичев

МПК: G06F 7/52

Метки: умножения

...коммутатор 3 -старшие и/2 разрядов регистра 1.Производится запись младших Ь/2 разрядов сумматора 8 в регистр 9 истарших и/2 разрядов сумматора 8в.младшие разряды регистра 7 с одновременной записью в регистр 6 следующего частного произведения,На третьем такте производитсясдвиг в регистре 9 ранее принятойинформации на и/2 разрядов вправо (всторону младших разрядов результата),суммирование на сумматоре 8 содержимого регистров 6 и 7. Одновременночерез коммутатор 3 подаются младшиеи/2 разряды регистра 1, а через коммутатор 4 - старшие и/2 разряды навходы блока 5, а с информационноговыхода блока 5 поступает очередноечастное произведение на вход регистра 6. Производится запись суммы содержимого регистра 6 и 7 в регистр 7и одновременная запись...

Номер патента: 1265763

Опубликовано: 23.10.1986

Авторы: Анейчик, Иванов, Шерстобоев

МПК: G06F 7/52

Метки: деления

...то полученное частное и остаток точные. Если переносане возникает (остаток по модулюбольше делителя), то частное и остаток неточные и их нужно скорректировать. В этом случае к полученному И -разрядному частному необходимо добавлять (вычесть) единицу,если частное положительно (отрицательно).Точным значением остатка является результат вычитания (сложения)содержимого регистров 1 и регистра 30 2, если частное положительно (отрицательно). дальнейшем будем говорить соответственно о точном и неточном значениях 1 -разрядного частного на выходе шифратора 10).Полученное 1 -разрядное частное с выхода шифратора 10 поступает на входы множителя умножителя 11. На входы множимого умножителя 11 поступает П -разрядный дополнительный код делимого...

Номер патента: 1267407

Опубликовано: 30.10.1986

Авторы: Лисник, Пухов, Стасюк

МПК: G06F 7/52

Метки: множительно-делительное

...входом -го элемента ИЛИ второй группы,второй вход которого соединен с выходом соответствующего элемента ИЛИпервой группы, а выход - с информаци"онным входом соответствующего элемента запрета второй группы, первыйвход -го элемента И второй группысоединен с выходом -го элемента ИЛИпервой группы, а второй вход - с выходом промежуточной суммы (и+1)-горазряда (х)-го сумматора.Недостатком этого устройства являются ограниченные функциональные возможности,Цель изобретения - расширениефункциональных возможностей устройства за счет вычисления частногоот деления суммы парных произведений на одно число.Указанная цель достигается тем,что в множительно-делительное устройство дополнительно введены 8-1дополнительных матриц элементов И(Б - количество...

Номер патента: 1267408

Опубликовано: 30.10.1986

Автор: Глухова

МПК: G06F 7/52

Метки: матричное, умножения

...сумматора 14 управляют значения тетрадных переносов, сформированных при двоичном сложении в сумматоре 7 и зафиксированных в блоке 17. На каждом промежуточном такте обработки две младшие цифры с выхода сумматора 14 воспринимаются как байт результата, в заключительном такте все цифры с выхода сумматора 14 являются произведением сомножителей, Для указания этого на (1/2+4)-м такте обработки очередных сомножителей формируется сигнал на выходе 2 7 блока 18,Формула из обретения 1. Матричное устройство для умножения, содержащее регистры первого и второго сомножителей, матрицу узлов умножения, четыре двоичных сумматора, два корректирующих сумматора регистр результата, пять регистров задержки, причем выходы регистров первого и второго...