G06F 7/52 — для умножения; для деления

Номер патента: 1594528

Опубликовано: 23.09.1990

Автор: Зубарев

МПК: G06F 7/52

Метки: величину, постоянную, умножения

...прибавляется в том случае, если величина отбрасываемой части больше половины едиццць гг-го разряда, т, е. числа /2 2 ". При этом старший разряд отбрасываемой части содержит еди ни цу. Если, величи на отбрасываемой части меньше половины единицы и-го разряда (в ее старшем разряденуль) и-й разряд числа остается без изменений.Для ггОЯЫИЕИИЯ точЦОСтн вЫПОЛЦЕЦИя операции умножения необходимо перед ок1594528 15 20 формула изобретения 45 50 руглением прибавить к произведецик величину, противоцолокцую по знаку и равную половице ошибки округления а константы. Т. е., если округление константы произошло в меньшую сторону, необходимо к результату умнокения прибавить величину а/2, аесли в большуо - вычесть. Последующая операция округления...

Номер патента: 1603380

Опубликовано: 30.10.1990

Авторы: Баран, Шостак

МПК: G06F 7/52

Метки: умножения

...десятичные сомножители без знаков, буферные регистры 8 и регистр 3 обнуляются (цепи обнуления не показаны).В первом такте работы устройства в узлах Ч ма грицы Аормируются тетрадные произведения, которые в дальнейшем суммируются с учетом занимаемых ими весовых позиций в соответствующих узлах 5 тетрадного суммирования по правилам двоичной ариАметики,Затем суммы, полученные на выходах узлов 5 тетрадного суммирования, преобразуются из двоичного кода в десятичный в преобразователях 6 двоичного кода в десятичный.Первый такт работы устройства заканчивается с приходом синхроимпульса на вход 11 устройства, по которому производится одновременно запись результата с выходов коммутаторов 7 в буАерные регистры 8, удво ение содержимого регистра 1...

Номер патента: 1605228

Опубликовано: 07.11.1990

Авторы: Супрун, Сычев, Уваров

МПК: G06F 7/52

Метки: восстановления, деления, остатка, чисел

...5 дешифрации кодов, пер - вый 6 и второй 7 регистры, первый, второй и третий коммутаторы 8 - 10 и группу элементов И 11, информационные входы 12 первой группы, информационные входы 13 второйгруппы, состоящие из входов 13.1 и13,2, управляющие входы 14, состоящие из входов 14.1, 14,2, 14.3 и 14.4 ивхода 14.5, тактовый вход 15 устройства, синхр овходы 16. 1 и 16 . 2, синх 55 ровход 17 устройства, выходы 18-19 первый и второй групп устройства, выходы признака 20 и знака 21, выход 22очередной цифры частного блока 4 призции, блок 4 признаков, блок 5 дешифрации кодов, регистры б, 7, коммутаторы 8-10 и группу элементов И 11.2 з.п. Ф-лы, 10 ил. наков, выход 23 знакового разряда коммутатора 10, адресные и управляющиевыходы 24-25 блока 3...

Номер патента: 1608649

Опубликовано: 23.11.1990

Авторы: Кравцов, Кравцова

МПК: G06F 7/52

Метки: умножения

...сомножителя У,16086 том частичного произведения, такжеравным нулю (входной бит), бит частичного произведения от ОУ 1,который-транзитом проходит через ОУ 1,для взаимодействия с соответствующимибитами в ОУ 1,я Ь(п+1)"й временнойиитервап. В (и+1)-й временной интервал на порте вывода результата выход8 ОУ 116 появляетсЯ первый бит про Оизведения п,бит 7 взаимодействуетс битом Х 21 битом переноса от ОУ 1 л,битом частичного произведения отОУ 1 и , поступающим транзитом черезОУ 1 я., а бит частичного произведения от ОУ 1), транзитом проходитчерез ОУ 1для взаимодействия с соответствующими битами в ОУ 1,д .в(и+2)-й временной интервал и т.д,В (Зп+1)-й интервал последний бит п) 20появляется на порте выводарезультата . - выход 8 ОУ 1)Рассмотрим...

Номер патента: 1608650

Опубликовано: 23.11.1990

Автор: Сидорович

МПК: G06F 7/52

Метки: умножения

...непосредственно на первый вход выборки запоминающего элемента 3,", и через диод 4, - на первые входывыборки элементов 31,3,(, 1 и вторые входы выборки элементов 3(311 . С 3-го выхода дешифратора 2 активный сигнал поступает непосредственно на второй вход выборки запоминающего элемента 3 и через диод 5 - на первые входы выборки элементов 3, 3 (, и вторые входы выборки элементов 313 . В результате на оба входа одного из запоминающих элементов поступают активные сигналы. Информация из ,Вфф данного запоминающего элемента вы- ай дается на выходы произведения устройства.Формула изобретенияУстройство для умножения, содеращее дешифраторы сомножителей и мат1 б 08650 Составитель В.ЧерниковРедактор А.Шандор Техред М,ХоданичКорректор С.Черни...

Номер патента: 1612294

Опубликовано: 07.12.1990

Автор: Романов

МПК: G06F 7/52

Метки: величины, вычисления, обратной

...ранее вычисленному (хранящемуся в регистре 6) результату,Итерационный процесс протекает до выполнения иитерации, что обеспечиваетвычисление обратной величины с погрешностью ЛУ 2Таким образом, алгоритм работы предлагаемого устройства имеет вид с учетомусловия (1)Х),н 1= Х),+ 9 Х 2" ), Х),п-фх),,ф) - Х)-1, У= У)-1 л, Х), = Х)-1,п(3)Х = Х), У = 1,=,и - з,и, ,п,где- номер итерации текущего вычислительного процесса;) - номер обращения к устройству.Устройство позволяет повысить быстродействие вычисления обратной величиныпри 2 и приращениях аргумента, сохраняя при этом возможность работы в обычных условиях (1).П р и м е р, Предположим, чтоХ 1 = 0,100000, У 1 = 1,111111,г 1,5 = 0,000000100000. Необходимо вычислить У 2 для Х 2 = 0,100001....

Номер патента: 1612295

Опубликовано: 07.12.1990

Авторы: Андреев, Малиночка, Стахов, Черняк

МПК: G06F 7/52

Метки: умножения

...(-)-го положительныхразрядов множимого на -й отрицательный разряд множителя, на элементахИ 12 группы - частичные произведения(д)-го отрицательных разрядов множимого на -й отрицательный разрядмножителя на элементах И 13 группы - 35частичные произведения (1-1)-го отрицательных разрядов множимого над-й положительный разряд множимого,на элементах И 15 группы - частичныепроизведения . положительных разрядов множителя на -й отрицательныйразряд множимого, на элементах И 16 частичные произведения 1 отрицательных разрядов множителя на д-й отрицательный разряд множимого, на элементах И 17 группы - частичные произведенияотрицательных разрядов множителя на -й положительный разрядмножимого50На элементах ИЛИ 18 группы формируются положительные...

Номер патента: 1612296

Опубликовано: 07.12.1990

Автор: Язневич

МПК: G06F 11/08, G06F 7/52, H03M 7/18 ...

Метки: модулю, остатка, произвольному, формирования, числа

...состояние триггера 12) на их выходы передается информация с выхода сумматора 8 по модулю два, осуществляющего поразрядное суммирование поступающих на его информационные входы чисел, а при делении чисел на выход коммутатора 9 - информация с выхода вычитателя 7, а на выход коммутатора 10 -в единичное состояние аз я ар р д регистра 3, схемы сравнения, вычитатель, триггер и трисоответствующего стан овленному е ному в еди- элемента И, причем входделителя устройстничное состояние аз я гир р ду ре стра 4, в то ва соединен с информационным входом ревремя как остальные разряды регистра 3 не гистра делителя и первым входом первой изменяются (что соответствует добавлению 5 схемы сравнения, второй вход которой соек состоянию егист аоддс/в)р р 3...

Номер патента: 1612297

Опубликовано: 07.12.1990

Авторы: Евдокимов, Плющ, Притака, Стеканов

МПК: G06F 7/52

Метки: величины, обратной, числа

...второй вход элемента И и тем самым будет запрещена запись в выходной регистр. На выходе устройства находится результат с точностью до 1-й итерации.П р и м е р. На вход 1 первого коэффициента подают число п 1= 1, на вход 2 второго коэффициента - значение начального условия уо = 1,333333, на вход 15 количества итераций - значения 1 з (например, Ь = 2), на вход устройства - значение аргумента х (например, х = 0,6), на вход синхронизации устройства - синхроимпульс х, который своим передним фронтом обнуляет счетчик 13, записывает значение х = 0,6, во входной регистр 32 и значение уо = 1,333333 в выходной регистр 3. На выходе первого умножителя 61 получают: ху = 0,799999, на выходе вычитателя 7: 1 - ху = 0,2, на выходе квадратора 10:(1 - хуо)...

Номер патента: 1614018

Опубликовано: 15.12.1990

Автор: Сидорович

МПК: G06F 7/52

Метки: умножения

...для умножения (фиг.1) содержит регистры 1 и 2 сомножителей, регистр 3 результата, блок 4 памяти, блок 5 10сдвига, шифраторы 6 и 7, сумматор 8,Блок памяти(фиг,2) содержит дешифраторы 9 и 10 и матрицу запоминающих элементов 11 л (й/2 (1, )М),Устройство работает следующим образом.В регистрах 1 и 2 хранятся коды сомножителей, причем Х = Х 1Хл, У =. У 1Уп,где Х,Ю(0,1),1=1,п, У; ь (0,1),) =Гп.Коды сомножителей совместно определяют адрес ячейки памяти, в которой хранится цифровой код произведения.Шифраторы б и 7 подсчитывают количество левых нулей в каждом из сомножителей, а сумматор 8 складывает эти 25количества, Сумма управляет блоком 5сдвига, указывая, с каким сдвигом необходимо соединить выходы блока 4 памяти.В блоке 4...

Номер патента: 1615705

Опубликовано: 23.12.1990

Авторы: Баклан, Костанди

МПК: G06F 7/52

Метки: деления, чисел

...следующем разряде для этих целей используются элементы И-ИЛИ 49, И 52и ЦЕ 55 и 57. Разряды множителя хи х в этих разрядах формируются наэлементах И-ИЛИ 48 и 501.епи установки триггеров 42 и 43 строятсяаналогично цепям установки тригге ра 41.При увеличении значения К в регистре 2 соответственно увеличиваетсяколичество младших модийицируемыхразрядов. Кроме того, если увели чить количество разрядов, на которыеможет одновременно осуществлятьсясдвиг, то усложнятся цепи 58 сдвига.Блок 8 анализа остатка являетсякомбинационной схемой и вырабатывает сигналы равенства нулю либо единице значений 1, 2 К младших разрядов регистра 2 и старших разрядоврегистра 3.Блок анализа остатка позволяетвыявить все случаи, когда очереднойостаток не нормализован,...

Номер патента: 1615706

Опубликовано: 23.12.1990

Авторы: Бобровский, Буяло, Ерема-Еременко, Осипов, Петрунек, Трубицын

МПК: G06F 7/52

Метки: умножения

...р разрядов с регистра 7 или 2.Регистр 2 младшей части множите иля --- + р-разрядный, сдвиговый, 165706причем сдвиг осуществляется на ррязрядов, предназначен для храненияМлПервый и второй сумматоры 4 и 9элементарных произведений - п-разрядные, предназначены для Формирования старших и разрядов частичныхпроизведений УХ и У Х соответственно.Первыи и второй регистры 11 и 1 Очастичных произведений - п 1.р-разрядные, предназначены для хранения частичных произведений Умл ф Х и Уг"Хмл.соответственно, п разрядов которыхпоступ".от из соответствующего сумматора 4 и 9, а младшие р разрядовиз умножителя 3Второй коммутатор 12 предназначендля передачи на вход второго слагаемого сумматора 13 частичных произведений операнда из регистра 10...

Номер патента: 1615707

Опубликовано: 23.12.1990

Автор: Ревинский

МПК: G06F 7/52

Метки: деления

...3 деления,Если произведение больше делимого,первым мультиплексором 10 выбираетсярезультат с выхода декрементора 4,который вычитает из мантиссы частного, сформированного блоком 3 деления,единицу младшего разряда.Одновременно с работой первого умножителя 6 инкремеитор 5 увеличиваетчастное, сформированное блоком 3 деления, на.единицу младшего разрядамантиссы, Полученный таким образом результат с выхода инкрементора 5 поступает на второй вход второго умножителя 7, где умножается на делитель свхода 2 делителя устройства, Произведение с выхода второго умножителя 7поступает на информационный вход второго комларатора 9, где сравниваетсяс делимим, поступившим с входа 1 делимого устройства на вход эталона второго компаратора 9, На выходах второго...

Номер патента: 1617437

Опубликовано: 30.12.1990

Авторы: Батищев, Добрынин, Косой

МПК: G06F 7/52

Метки: двоичных, деления, чисел

...деления двоичных чисел. На разрядных выходах с первого по (п+1)-й первого сумма 1617437тора 4 формируется код остатка, Знакостатка формируется на (и+2)-разрядном выходе первого сумматора 4 исоответствует сигналу 0", если остаток положительный или сигналу "1",5если остаток отрицательный, Соответственно, в первом случае в ре"гистр 3 частног. необходимо записатьсигнал "1",во втором случае необходимо записать в регистр 3 частного"0". Сигнал знака остатка с (п+2)разрядного выхода сумматора 4 инверти.руется элементом НЕ 5 и поступает наинформационный вход триггера 7 и ин"Формационный вход демультиплексора8. По сигналам на адресных разрядных входах демультиплексора 8 сигналс его информационного входа коммутируется на один иэ его выходов,...

Номер патента: 1619254

Опубликовано: 07.01.1991

Авторы: Вышинский, Ледянкин

МПК: G06F 15/347, G06F 7/52

Метки: векторов, скалярный, умножитель

...его в дополнитсльньй соответственно. При этом все нули младших разрядов и первую единицу коммутируют с первого информационного входа узла преобразования кода на его второй выход, который является вторым выходом блока 1 ввода, в прямом коде, а следующие биты числа - в инверсном коде. Это происходит потому, что первая единица младчего разряда установит ЕК в тригг по входу синхронизации в "1", а следующие старшие биты числа Ъ, коммутируют на цепи первый инйормационнь вход узла преобразоваия кода - второй элемент НЕ - вторая схема 2 И второго элемента 2 ИИИЛИ - второи выход элемент б ввода.Знак множимого, равный Яд=О (если аъ О) и равный Я =1 (если а,(0), которнй определяет потенциал на первом выходе узла 13 преобразования кода, определяет...

Номер патента: 1619255

Опубликовано: 07.01.1991

Авторы: Жалковский, Шостак, Шпаков

МПК: G06F 7/52

Метки: деления

...сигнал логической единицы.Коммутатор 11 может быть реализованна элементах 2 И-ЗИЛИ.Блок 12 управления координирует работу узлов и блоков устройства привыполнении на нем операции делениядвух чисел. На Фиг. 2 приведена реализация блока 12 управления на основесчетчика 33, памяти 34 микрокоманд,элемента И 35 и элемента 36 запрета.Счетчик 33 накапливающего типа и предназначен для естественной адресациимикрокоманд. Вход счета счетчика соединен с входом 14 синхронизации устройства. В качестве памяти 34 микрокоманд может быть применена быстродействующая постоянная память емкостью е.4, где е - число тактов работыустройства. В самом начале работыустройства счетчик 33 устанавливается в некоторое исходное состояние,например сбрасывается в нуль...

Номер патента: 1619256

Опубликовано: 07.01.1991

Автор: Белик

МПК: G06F 7/52

Метки: деления

...умножителях2,3, а на их выходах образуются кодыпроизведений а Ц(а) и Ь (1(а) соответственно, которые сохраняют свое значение до прихода следующего сигналана вход 12,С выходов (и) младших разрядовиз п старших (без сигнала старшегоразряда, равного единице, так как длянормализованных чисел а а) ъ 1) умножителя 2 на входы первого сомножителя умножителя 4 поступают сигналыкода а ц(а)-13.Сигналы кода Ь-Ч(а) с выхода умножителя 3 поступают на входы первогоспагаемого сумматора 6, на входы второго слагаемого которого поступаютсигналы дополнительного кода от результата умножения в умножителе 4,Дополнительный код образуется путеминверсии сигналов умножителя 4 вэлементах НГ группы 8 и поступленияинверсионных сигналов на входы (и"1)младших...

Номер патента: 1621022

Опубликовано: 15.01.1991

Авторы: Гостев, Прокофьева

МПК: G06F 7/52

Метки: умножения

...в первый регистр 2 множителя, где она сохраняется на все время операции умножения. По сигналу с выхода 17 блока 14 управления через мультиплексоры 5 и 6 информация поступает на входы 25 и 26 матричного умножителя 7. 30 35 40 45 50 55 Во время выполнения операции ум" ножения (в случае режима с накоплением и суммирования) во вторые регистры 3, 4 множимого и множителя по сигналам, поступающим с выходов 33 и 34 блока 14 управления соответственно, производится запись очередных сомножителей, которые поступают через мультиплексоры 5 и 6 на входы 25 и 26 матричного умножителя 7 по сигналам, поступающим с выхода 18 блока 14 управления,Таким образом, происходит совмещение во времени операций умножения и приема в регистры очередных сомножителей,...

Номер патента: 1621023

Опубликовано: 15.01.1991

Авторы: Аполонов, Жиров, Малявин

МПК: G06F 7/52

Метки: деления

...будет равнаВ Го 2е2" фгде В - цифровой код числа делителя;ш - количество сдвигов числа В всдвиговом регистре 9 (до совпадения старшего разряда числа делителя со старшим разрядом сдвигового регистра 9).;К - количество разрядов двоичногоумножитепя 6,Поэтому при любом значении числа делителя, не равном нулю, К находится в пределах.(2)С выхода двоичного умножителя 6 импульсы частотой повторения Г поступают на счетный вход управляемого делителя 7 частоты, на управляющий вход которого поступает код с блока 10 управления, при этом коэффициент деления И управляемого делителя 7 частоты зависит от количества сдвигов числа В в сдвиговом регистре 9 делителя следующим образом:Б = 2(3)С выхода управляемого делителя 7 час"тоты импульсы с частотой...

Номер патента: 1621033

Опубликовано: 15.01.1991

Авторы: Дрозд, Новицкая, Паулин, Полин

МПК: G06F 11/00, G06F 7/52

Метки: контролем, умножения, чисел

...3 ивыходов элемента И и-й строки и-гостолбца матрицы 2, причем в 1-м раз ряде сумматора 4 складываются выходпереноса сумматора к-й строки и выходсуммы сумматора 9+1)-й строки (и -1)-го столбца матрицы 3. рицы 2 и выходов суммы сумматоров первой строки матрицы 3.Все 12 разрядов произведения поступают на информационный вход выходного регистра 5 и записываются в него по сигналу с выхода элемента И 10 в момент 12 по заднему фронту синхроимпульса.По этому фронту синхросигнала происходит циклический сдвиг содержимого регистров группы 1. Режим сдвига определяется единичным сигналом на прямом выходе триггера 7,Таким образом, меняются местами множимое и множитель. Вычислениеповторяется, но результат произведения в регистр 5 не записывается, а...

Номер патента: 1626252

Опубликовано: 07.02.1991

Авторы: Баран, Шостак

МПК: G06F 7/52

Метки: множительное

...позволяющий суммировать как двоичные, так и десятичные числа.Устройство при умножении десятичных и двоичных чисел работает следующим образом.В режиме умножения чисел, представленных в десятичной системе, по сигналу на входе 10 устройства регистр 1 множимого, делитель 15 на два и коммутаторы 16 преобразователей 2, коммутаторы 8 и блок 9 суммирования настраиваются на работу в десятичной системе счисления. В результате этого в регистре 1 множимого включены цепи десятичного удвоения его содержимого, выходы преобразователей 7 двоичного кода в десятичный подключены через коммутаторы 8 к соответствующим разрядам блока 9 суммирования, Одновременно с этим по сигналу на управляющем входе 11 устройства в регистр 1 множимого заносится...

Номер патента: 1633395

Опубликовано: 07.03.1991

Авторы: Лопато, Шостак

МПК: G06F 11/00, G06F 7/52

Метки: деления

...13 и 14 формируются соответ 35 ственно частное и остаток. Одновременно с выполнением и устройстве деления чисел возникаюгие на вьходах 20- 20 п сумматоров 1- 1 и переносы поступают на входы первого блока 40 2 свертки по модулю два, на который подается также значение четности делимого с входа 11 устройства. Ва выходе блокаФормируется предсказанная четность остатка, которая и в 45 дальнейшем сравнииается на элементе 6 с Фактической четностью остатка, образованной на выходе второго блока 3 свертки по модулю два. В случае несовпадения значений Фактической и 50 предсказываемой четностей остатка на выходе 17 устройства вырабатывается сигнал ошибки. С помогью третьего блока 4 свертки по модулю два и второго элемента 7 сравнения осугествляется...

Номер патента: 1633396

Опубликовано: 07.03.1991

Авторы: Гайда, Ищенко, Качуровский, Кожемяко, Мартынюк

МПК: G06F 7/52

Метки: деления, десятичных, чисел

...частного, выполняемом в течение второго цикла работы блока 4. Здесь он управляет процессом сложения-вычитания в сумматоре-вычитателе 5. На первом ваге второго цикла выполняется вычитание содержимого старшего накапливающего сумматора 1 к группн, содержащего кратное делителя В , с помощью мультиплексоров 35 35 к, на адресные входы которых поступает содержимое счетчика 32. Если знак частичного остатка при этом положительный, то по управляющему сигналу У 7 блок 4 Формирует единичные сигналы на группе выходов 15, которне поступают на счет 1633396ные входь 1 счетчиков 3 13 груп" пы, что позволит увеличить на единицу содержимое всех счетчиков 3 ,. ,3группы. Затем вновь выполняется переход к операции первого нага второго цикла, т,е,...

Номер патента: 1635175

Опубликовано: 15.03.1991

Авторы: Мозговой, Наджар, Накалюжный, Тарасенко

МПК: G06F 7/52

Метки: алгебраического, выражения, вычисления

...Хи Х через коммутаторы 1 и2 подключатся к входам сумматора 3 ивычитателя 4, Далее работа устройст"повторится, При поступлении сигналалог, "0" с выхода блока управленияна управляющий вход 11 вычитателя 8,на его выходе 10 появится результатЕ = Х,Х=А В/С, Кроме того, на выходе14 блока управления появится лог."1",сигнализирующая о готовности результата вычислений.Влок 9 управления работает следующим образом,С приходом положительного импульса "Пуск" с входа 16 блока управленияна входы "Сброс" триггеров 17-19 наих прямых выходах, а следовательно,и на выходах 13-5 блока управленияустановится состояние лог. "0",Ло г . 1 с инверсного выхода три г г ера 1 9 раз решит прохождение тактирующихимпульсов с выхода генератора 2 1 чер е э элемент И 20 на...

Номер патента: 1635176

Опубликовано: 15.03.1991

Авторы: Шостак, Яськевич

МПК: G06F 7/52

Метки: умножения

...волнорядный и с выходов младших разрядов блоков " (3 ) разряды этихпроизведений записываются в соответствующие регистры 5 (7),1 осле выполнения (и/2+1)-го тактаработы устройства на вход 13 устройства подается значение кода единицыв даннои системе счисления (на входе14 устройства по-прежнему нулевая информация), на вход 16 устройства подается потенциал, настраивающии коммутаторы 8 на передачу информации сосвоего второго информационного входа,т,е. с выходов регистров 7, регистра9 и с выхода переноса блока 2 п.В течение (и/2+2)-го такта работыустройства в блоке 2 производится суМмирование (и/2+1+1)-го разряда частичного произведения множимого на младшие разряды (множителя, поступающегона его вход второго слагаемого с выхода...

Номер патента: 1635183

Опубликовано: 15.03.1991

Авторы: Прохоров, Шатилло, Явиц

МПК: G06F 11/00, G06F 7/52

Метки: деления

...рабочая зона устройстваограничена рядами с (1+К+1)-го поИ -1)-й, нерабочая зона - рядами с1-го по (1+К)-й ряд, являющийся нижним рядом нерабочей зоны (неисправныхсумматоров не содержит).В исходном состоянии на входы блокировки 4.(1+К+1) - 4.(1-1) подаютсясигналы "1", на вход блокировки 4,14.(1+К) - сигналы "О", Как и в описанном выше случае, подача сигнала"О" на вход 4,(1+К) обеспечивает исключение влияния нерабочей зоны навычисления в рабочей, так как независимо от сигналов, появляющихся напервых трех информационных входахсумматоров (1+К)-го ряда, на их выходах суммы после подачи на матрицусумматоров делимого и делителя устанавливаются соответствующие разрядыделимого что необходимо для вычислений в рабочей зоне, а также подачу на...

Номер патента: 1642464

Опубликовано: 15.04.1991

Авторы: Шостак, Яськевич

МПК: G06F 7/52

Метки: вычислительное

...на устройстве новое произведение сомножителей при использовании его для последовательного умножения нескольких пар сомножителей(в этом случае по сигналу на входе10 устройства одновременно с записьюинформации с выходов блоков 2 в регистры 6 и 7 производится обнулениерегистров 3 и 4, а также запись нового значения множимого в регистр 1и подача нового значения множителяна вход 14 устройства),В рассматриваемом случае на вход13 коррекции устройства во всех еготактах работы подается нулевая информация. В тех же случаях, когда требуется получить округленное значениепроизведения, необходимо в первомтакте работы устройства на его вход13 подать определенное значение инФормации (например, для двоичнокодированного шестнадцатиричногопредставления...

Номер патента: 1647553

Опубликовано: 07.05.1991

Авторы: Александров, Имамутдинов, Кисленко, Кокаев, Треяль

МПК: G06F 7/52

Метки: вычислительное

...образуется сигнал переноса, который подается на вход 8 сумматора 3 модуля 28Сигнал переноса на выходе модуля 26 отсутствует, так как в нем производит" ся сложение старшей части произведения, сформированной модулем 25, и младшей части произведения, Аормируемой модулем 26.По второму такту результат вычисления в виде шестнадцатиразрядного произведения запоминается в регистре 29. При поступлении новых операндов с темпом, равным одному такту работы устройства, полный цикл вычисления повторяется. Рассмотрим работу вычислительного устройства в режиме параллельного.йсложения (2 -1)-х И-разрядных слагаемых (для случая И=4 число слагаемых может достигать 15), 64 7553Параллельное сложение М-разрядных1операндов выполняется в два этапа. Первый...

Номер патента: 1649536

Опубликовано: 15.05.1991

Авторы: Плющ, Притака, Стеканов

МПК: G06F 7/52

Метки: величины, обратной, числа

...вход 2 первого коэффициента - число п = 0,45469, на вход 11 третьего коэффициента - число и, = 2, на вход 12 количества итерации - К 2, на вход 3 аргумента 1устройства - значение аргумента х(примем х = 0,75), на вход 4 синхронизации устройства - синхроимиульс х , который своим передним Фронтом обнуляет счетчик 15 и записывает значение х = 0,75 в регистр 5. На выходе первого вычитателя 7 имеем1.71285 - 0,75 = 0,96285;на выходе квадратора 90,962852 = 0,927081на выходе сумматора 100,45469 + 0,927081 = 1,381770, которое задним Фронтом синхроимпульс х записывается в вьмодной регистр 6, следовательно, на выходе 19 устройствау, - 1,381770;на выходе умножителя 13(х.уо) = 0,75 х 1,381770 = 1,036327; на выходе вычитателя 82 - х.уо= 2-1,036327 =...

Номер патента: 1649537

Опубликовано: 15.05.1991

Авторы: Дорожкин, Жабин, Ишутин

МПК: G06F 7/52

Метки: умножения

...с входа 29 черезэлемент И 20 проходит на вход выдачиобратного кода регистра 2 и на входычетырех старших разрядов сумматора 4результата, второй управляющий вход,а также через элемент ИЛИ 17 на входпереноса ытадшего разряда сумматора 4 55;результата для преобразования поступающего с регистра 2 обратного кода вдополнительный. Этот код суммируетсяв сумматоре 4 результата или с кодомиз регистра 5, при этом результатсуммирования записывается в регистр5, или с кодом из регистра 6, приэтом результат суммирования записывается в регистр 6. Кроме того, еди 5ничный сигнал с выхода элемента И 20через элемент ИЛИ 18 поступает на входвыдачи обратного кода регистра 8 сдвига и на вход переноса младшего разрядаО,сумматора 1 для преобразования...