G06F 7/52 — для умножения; для деления

Номер патента: 1536374

Опубликовано: 15.01.1990

Авторы: Шостак, Яськевич

МПК: G06F 7/52

Метки: умножения, чисел

...на и разрядов множимого иподсуммирование к нему суммы частичных произведений, сформированной впредыдущем цикле и хранимой в блоке 6(младшие разряды), В итоге получается новая сумма частичных произведений,При этом запись в блок 6 первогоразряда суммы частичных произведений,формируемой блоками 2, начинается вовтором такте каждого цикла, так какв первом такте этот разряд записывается в первый регистр 4. 1(роме того,младшие и разрядов этой суммы, хотяи подаются в этом цикле в блок 6, однако в дальнейшем не используются ввычислениях (это достигается соответ 6374 6 5 1,0 15 20 25 30 35 40 45 50 ствующей настройкой коммутатора 5),остальные ш,п разрядов этой суммы всоответствуюцие моменты времени поступают на вход второго слагаемогои-го...

Номер патента: 1541596

Опубликовано: 07.02.1990

Авторы: Жалковский, Шостак, Шпаков

МПК: G06F 7/52

Метки: деления

...разряда вычитаемого вычитателя 53 и вход заема вычитателя 53. На входы 10 5 20 25 старших разрядов вычитаемого вычитателя 53 с входа 40 подается постоянно сигнал логического "0",В блоке 8 умножения осуцествляется перемножение К-разрядного частного, сформированного на выходах 30второго блока 6 коррекции частного ипоступающего на вторую группу входовблока 8, и и-разрядного делителя,хранимого в регистре 2 и псступающегона первую группу входов блока 8 свыходов 26 разрядов регистра 2, Навыходах 31 и 32 первой и второй группблока 8 образуется произведение вдвухрядном коде ( в виде двух чисел)Блок 8 умножения - комбинационноготипа и может быть реализован в видесовокупности из п/К К-разрядных двоичных умножителей.С помощью вычитателей 9 и 10...

Номер патента: 1541597

Опубликовано: 07.02.1990

Автор: Романов

МПК: G06F 7/52

Метки: деления

...1 11=)ЬУ-З. Итерационный процесс протекает до выполнения иитераций, что обеспечивает вычисление частного с погрешностьюЬ Б 12 " . Для устранения возможного накопления ошибки при многократном определении частного целесообразно иметь удвоенную разрядность регистров 7, сднигающего регистра 11, сумматора 2 и ц определять с учетом (и)-го остатка, характеризующего выполнение (1)-го вычисления, т.е, в ",ь- Бу(5)Таким образом, алгоритм работы предлагаемого устройства имеет нид - (1 0 с (1 Ф У,=У,+Ч; У г-(;+т;, =а-ЧУ 2; , О, - с учетом условий (4) и (5) и начальных значений х=хУ=у;+, И)+=У,) и выражения Ъ; =У +Ч ф 2 "(н)Первоначальные значения Б и И могут вычисляться в предлагаемом устройстве аналогично известному или заноситься извне. Формула...

Номер патента: 1541598

Опубликовано: 07.02.1990

Авторы: Батюков, Шостак

МПК: G06F 7/52

Метки: деления

...этом случае ца выходе 32 элементаИ 16, независимо от значения сигналаца его прямом входе, формируется сигнал логического "0, который запрещает прохождение значения х,-р с инФормационных входов второй группыкоммутатора 7 на его выходы 33 (фор,мируется значение О, О0). В случае когда на инверсный вход элементаИ 16 подается сигнал логического "О"с выхода 31 старшего разряда вычитателя 12, а на прямой вход элементаИ 16 подается сигнал логической "1"с выхода 45 блока 17 управления, значение разрядов остатка (х-р) с инФормационных входов второй группыкоммутатора 7 поступает на его выходы 33.В вычитателе 13 осуществляетсявычитание из остатка, сформированного в однорядном коде на выходах 34вычитателя 11, произведения, образованного в пвухрядном...

Номер патента: 1541599

Опубликовано: 07.02.1990

Автор: Волощенко

МПК: G06F 7/52

Метки: вычислительное, матричное

...зобс с с с с 25Код поправки формируется на выходах коммутаторов 18 узлов 1 и поступает для суммирования на вторые входы сум-, маторов ячеек 2 первой строки матрицы, Вычисление каждого информационного 30 разряда кода поправки происходит на элементах ИСК 3 ЮЧАЮ 11 ЕЕ И 3 И 19 (операция а,ЮЬ;), элементе ИСКЛЮЧАЮЦЕЕ И 3 И 22 (операция Ь;ЙЬ;,) и элементеИ-НЕ 21.Вычисление частичных произведений выполняется на элементах ИСКЛЮЧАЮЦЕЕ ИЛИ 34 и И 35 каждой рз строк ячееек 2 матрицы, управляемых сигналами с выходов коммутатора 23 и элемента ИЛИ 40 24 соответствуюцего этой строке узlла 1, При Ь,=+1 на выходе коммутатора 23 и элемента ШП 24 формируется код 01, при Ъ; =-1 формируется код 11, а при Ь =(3 этот код равен 10 или 00, 45 Сами же Ь;...

Номер патента: 1543400

Опубликовано: 15.02.1990

Авторы: Золотовский, Коробков

МПК: G06F 7/52

Метки: дробь, переменной, умножения

...в регистр, в противном случае содержимое регистра не изменяется . По заднему фронту тактирующегосигнала с входа 1 3 устройства содержимое регистра сдвигается . Таким об "разомна сумматоре 5 и регистре 6осуществляется деление переменной назнаменатель . Частное образуется ра зряд з а разрядом , начиная со старшихразрядов , Разряды частного поступаютна сумматор 1 1 и регистр 1 О , гд е осущес твляет ся умножение частного начислитель , Так к ак числитель сфо рмиров ан , то умножение ведется по обычной схеме параллельно -последовательного умножения, начиная со старшихразрядов множителя и со сдвигом текущего произведения в сторону старшихразрядов ,Так как дробь всегда положительна ,а переменная может принимать как...

Номер патента: 1552177

Опубликовано: 23.03.1990

Авторы: Алюшин, Галицкий, Грибов, Заболотный, Коваленко, Петричкович

МПК: G06F 7/52

Метки: вычисления, функции

...х, (2)где эк рк - коэффициенты аппро "имирующей функции,В таблице представлены коэффициенты Ык,для разных диапазоновизменения величины х ( о(представлен в двоичном коде).Таким образом, процедура вычисления А по заданному х при выбранном методе аппроксимации (2) сводится к суммированию постоянной константы мс величиной х сдвинутой на число разрядов, определяемое коэффициентом(так как ф-н-звсегда 2где М - целое число,см.таблицу). Найденная величина Апозволяет определить искомую функцию 1/х путем простого сдвига.В соответствии с рассмотреннойпроцедурой вычисления функции 1/хна вход (фиг,1) поступает число х,Блок 4 определения порядка числа,определяет величину М, которая появляется на его выходной шине и управляет работой параллельных...

Номер патента: 1552178

Опубликовано: 23.03.1990

Авторы: Борисовский, Галкина, Фирстов

МПК: G06F 7/52, G06F 7/544

Метки: вычисления, произведений, суммы

...следующим об разом.В первом такте подается импульс на входы 9 и 10. Производится загрузка чисел х,ххэ, и сброс содержимого регистра-накопителя, Причем 50 нечетные разряды чисел загружаются в регистры блока 1, четные раэряды - в регистры блока 2.В следующей серии из восьми тактов подаются импульсы на входы 10, 11 55 и 14, осуществляется вычислениеа;х На выходе второго порта :+ а х ).5 Таким образом, во втором такте в регистр-накопитель 8 по импульсу на входе 14 записывается число54Ю- , а;х; 2, По приходе:оимпульса на входы 10 и 11 происходит сдвиг на один разряд вправо информации в регистрах блоков 1 и 3.В третьем такте на выходе сумматора 6 образуется число, равное 5 2+а;х,2 +1+ а;х(, По импульсу на входе 13 это число записывается в...

Номер патента: 1552210

Опубликовано: 23.03.1990

Авторы: Золотовский, Коробков

МПК: G06F 7/52

Метки: деления

...4 и по сигналу С записыва 6ется в него. Третий такт завершаетподготовительные операции и с четвертого такта начинается собственно деление. Так как циклы формированиячастного идентичны, рассмотрим выполнение х-го цикла давления.Первый такт цикла . Из регистра 4на сумматор 9 поступает 20 из регистра 8 - делитель у со знаком минус.В сумматоре 9 формируется разность20 -у. По завершении формированияразности подается сигнал С. Еслиразность положительная, сигнал Спроходит на вход "Запись" регистра 4и в последнем имеем ЕС 4=20;, -У=О;,Одновременно в младший разряд регистра 10 записывается код 1 (Е. 1) .Если разность отрицательна, сигналС не проходит через элемент И 5 иимеет КС 4=20 =О. Одновременно вмладший разряд регистра 10 записывается код...

Номер патента: 1562906

Опубликовано: 07.05.1990

Авторы: Визор, Леонтьев, Михайлов, Троц

МПК: G06F 7/52

Метки: арифметическое, множительно-делительное

...находится в прозрачном режиме и поступают на адресные входы блока 6 памяти, В этом же такте (и-ш) разряды делителя В записываются в млад" шие разряды регистра 1, а в старшие ш разряды этого регистра - нули. Делимое И в этом же такте записывается в регистр 4, ш старшие разряды делимого - в ш старшие разряды регистра 3 с нулями в (и-ш) разрядахТаким образом в первом такте на выходах регистра 1 Формируется А Х, на выходах регистра 3 - у, а на выходах блока 6 памяти " коэффициент К, который поступает на первый вход умножителя 8 и через регистр 5 - буфер на второй вход умножителя 7, при этом выходы регистра 4 - в третьем состоянии.Во втором такте на выходах умножи 1 теля 7 получают произведение ЬХК, которое поступает на первый вход этого...

Номер патента: 1566344

Опубликовано: 23.05.1990

Авторы: Визор, Леонтьев, Семотюк, Троц

МПК: G06F 7/52

Метки: величины, вычисления, двоичной, дроби, нормализованной, обратной

...5 ной дроби в быстродействующих ариА- метических устройствах.11 ель изобретения - повышение быстродействия устройства.На чертеже приведена схема устройства для вычисления обратной величины.Устройство содержит регистр 1 аргумента, блок 2 памяти, нычитатель 3, мультиплексор 4, матричный умножитель 5, вход 6 логического нуля.В устройстве вычисление обратной величины производится по следующим соотношениям:А=-=(Х-ЬХ) К К1БФгде Б - аргумент нормализованная двоичная дробь (0,5 ( Г) ( 1);иХ - старшая в , часть аргумента с225 ранда 1) подается на младшие -, разря 2 ды входов вычитаемого вычитателя 3, аина старшие в , разряды входов вычитае 2мого вычитателя 3 подается уровень логического нуля с шины 6 логического нуля. С выхода вычитателя 3...

Номер патента: 1569823

Опубликовано: 07.06.1990

Авторы: Немшилов, Родин, Титов

МПК: G06F 7/52

Метки: умножения

...разряды множителя до (1-1)-го включительно равны нулю, Если и Ь=О, то сигнал опроса распространяется дальше в сторону старших разрядов. Если Ь,=1, то Е =О и, таким образам, опрос последующих разрядов множителя запрещается элементом И 6,.Пусть Ь =Ь = =Ь , =), а Ь; =1, в этом случае сигналы Ч,и У, равны нулю, 2;, =1, Е, - :О. Элемент И 12 по тактовому сигналу ТФормирует сигнал Х,=1, которым открывается ь-я линейка ключей генератора 1, Если при этом и Ь, =1, то элемент И 13, Формирует одновременно сигнал У =1, по ко( торому в сумматоре 4 выполняется операция вычитания. В конце такта (по завершении операции сложения или вычитания в сумматоре) по сигналу Т производится установка в "О" триггера 14; регистра 2 множителя. Он устанавливается...

Номер патента: 1569824

Опубликовано: 07.06.1990

Авторы: Жалковский, Шостак, Шпаков

МПК: G06F 7/52

Метки: умножения

...буферных регистров 5 - 8 подсоединены к 4-входовому сумматору (эти выходы обозначены прерывистой линией), то после выполнения и первыхтактов необходим еще один такт, в котором четырехрядный код сворачиваетсяк однорядному. При отсутствии 4-входового сумматора окончательный результат образуется после и дополнительных тактов, в течение которых из устройства через его выход 17 выводитсяс соответствующими преобразованиями 46 информация, хранимая в буферных регистрах 5 - 8.В зависимости от указанных вариантов получения окончательного произведения возможны два разных способа его 45 коррекции согласно алгоритму умножения чисел в дополнительном коде.Если умножение выполняется с помощью 4-входового сумматора за (и+1)тактов, то тогда возможен...

Номер патента: 1569825

Опубликовано: 07.06.1990

Авторы: Лисник, Мазурчук, Свешникова, Стасюк

МПК: G06F 7/52

Метки: двоичных, деления, чисел

...з Формируется величина невязки . и переноса р из старшего разряда 2,:1 вход сумматора 13 по модулю два, н; выходе которого образуется величина5 ,15 б 98256р Д+ ЗнЬ=1. Значения разрядов дели-разрядов 3 -34 поступает величинатели ЗнЬ Ь ЬЬЪ =1.0011 инвертируют- гЯ =1100, на первый вход разряда 3 вся на элементе 9 и сумматоре 7, На величина р С+) ЗнЬ=1.вторые входы разрядов сумматора 3-З Сумматор 3 - 3; Формирует значенияпоступает код 01100. На первые входы разрядов невязки Еи переноса р:11001 - код на первых входах разрядов З 01100 - код на вторых входах разрядов 3 -3+ 1 - величина а 100110 - код на выходе разрядов 3, -31Таким обРазом, Г =00110; Рз =14-44 постУпают РаэРЯды величины г файв Значение р =1 поступает на вход сум- код 0110. На...

Номер патента: 1571579

Опубликовано: 15.06.1990

Автор: Гурьба

МПК: G06F 7/52

Метки: двоичных, деления, три, чисел

...и "01", соответственно полученнше при делении информации, поступающей с выходов регистра 1,В блоке 3 Аормирования (и)-горазряда частного анализируется информация, поступающая с (и)-го разряда регистра 1 и второго, третьеговыходов дешифратора 2, На первом выходе этого блока Аормируется едини 1 а при наличии единицы на следующих6 го входах: на третьем и втором илииа первом и третьем, или только напервом, На втором выходе этого блокаформируется единица при наличии единицы на следующих его входах: на перВом и третьем или только на втором,На третьем выходе этого блока АорМируется единица при наличии единицыйа следующих его входах: только напервом или только на третьем,Первый выход этого блока является (и)-м разрядом частного, второй и третий...

Номер патента: 1571580

Опубликовано: 15.06.1990

Авторы: Гамзаев, Гусейнов, Эфендиев

МПК: G06F 7/52

Метки: умножения

...регистра 17 и значение мно 1 кимого с входа 12 устройства поступаЮт иа входы блока 16 умножения, на выходе которого получается утроенное его значение, которое вновь записы вается в регистр 17.Алгоритм работы устройства совпа- дает с алгоритмом работы прототипа.Если множитель имеет число значащих разрядов меньше, чем количество 4 О разрядов регистра 7, то после того, как все значащие разряды регистра 7 станут равными О, на выходе элемента И 1 1 поЯВитсЯ .единичныи сигнал у кото рый установит в единичное состояние триггер 10 окончания цикла умножения, который на своем выходе вырабатывает сигнал, означающий конец умножения, который поступает на выход "Конец умножения" устройства, Одновре О менно с выхода триггера 10 окончания цикла...

Номер патента: 1575173

Опубликовано: 30.06.1990

Авторы: Шостак, Яськевич

МПК: G06F 7/52

Метки: умножения, чисел

...выполняетсяза и циклов, каждый из которых реализуэуется за (п+1) тактов, В течение одного цикла в устройстве формируетсячастичное произведение множимого наодин разряд множителя, а также осуществляется.подсуммирование этого частич5173 5 15 20 25 ЗО 5 157ного произведения к ранее накопленнойсумме частичных произведений. На Фиг.Зприведена диаграмма, поясняющая рабо-ту устройства в течение двух цикловдля случая п=4 (например, 32-разрядные сомножители, представленные в2 ф-ричной системе счисления).Ниже кратко описывается работа в течение одного цикла,В первом такте каждого цикла вблоке 5 осуществляется умножение соответствующего разряда множителя, хранимого в младшем разряде регистра 2и поступающего на вход 10 блока 5,.на младший разряд...

Номер патента: 1575174

Опубликовано: 30.06.1990

Авторы: Джус, Романов

МПК: G06F 7/52

Метки: двух, разрядных, умножения, чисел

...1 И, формируется первое частичное произведение. В этом случае,когда блок 9 вырабатывает управляющийсигнал ."Меньше-равно", первое и следующие частичные произведения представляют собой соответственно несдвинутый и сдвинутый на требуемое число разрядов влево код первого сомножителя, хранящийся в регистре 4 мно 40жимого, Сформированное таким образомпервое частичное произведение черезэлементы ИЛИ блока 2 элементов ИЛИпоступает на входы накапливающего сумматора 5 для накопления соответствую 45щей суммы частичных произведений. После задержки на один такт работы устройства в блоке 8 последовательногоопроса значащих разрядов сомножителяимпульс производит опрос следующего50более старшего, разряда регистра 3 .множителя. Длительность первого...

Номер патента: 1575175

Опубликовано: 30.06.1990

Авторы: Запорожан, Пузанков

МПК: G06F 17/14, G06F 7/52

Метки: конвейерный, умножитель

...выталкивает А,. В буферный регистр 3 и триггер 5 первого блока заносятся соответственно скоммутирован" ное множимое А и Рх а в регистре 7 фиксируется первая сумма частичных произведений. В буферный регистр 3 и триггер 5 второго блока загружаютсяг скоммутированное множимое А( и Р Кроме того, инструкции й и Г загружаются в регистры 6 блоков Б, и Б соответственно, а субрегистр 8 фиксигрует частичный множитель Ь . Следовательно, в блоке Б вычислейие первой суммы частичных произведений сомножителей Аг и Вх совмещается с коммутацией А. В блоке Бх совмещаются коммутация Ах и вычисление второй суммыСоставитель Е.МурзинаРедактор Н,Кищтулинец Техред Л,Сердюкова Корректор О,Ципле Заказ 1785 Тираж 571 ПодписноеВНИИПИ Государственного комитета...

Номер патента: 1578711

Опубликовано: 15.07.1990

Авторы: Баран, Шостак

МПК: G06F 7/52

Метки: умножения

...влево на один, два и три двоичных разряда соответственно. Значения разрядов регистра 1 множимого идвукратного множимого через входы 9,10 поступают на первые входы модулей16 первой и второй строки каждой подматрицы умножителя 5 соответственно,четырехкратное и восьмикратное множимые через входы 11; 12 поступают насоответствующие входы модулей 17третьей и четвертой строк каждой под 55матрицы умножителя 5 соответственно.Каждая строка умножителя 5 управляется соответствующим двоичным разрядомрегистра 2 множителя. Если разряд множителя ранен единице, то в соответствующей строке модулей осуществляется прибавление кратного множимого к сумме частичных произведений, сформированной на выходе предыдущей строки модулей умножения, Тетрадные...

Номер патента: 1580351

Опубликовано: 23.07.1990

Автор: Варакин

МПК: G06F 7/52

Метки: деления, итерационного, конвейерное, типа

...при этом в регистры 6 и 7возможен прием следующей пары операндов, сопровождаемых сигналом "Пуск".В следующем машинном такте в блоке22 значение ДТ 1 (содержимое регистра 15) умножается на значение регистра 11 и формируется значение ДТ 2(точность приведения ДТ к единицеудваивается). Одновременно в блоке8 формируется значение промежуточного делимого ДМ при воздействиитех же управляющих сигналов, что ипри формировании значения ДТ 1. Аналогично происходит преобразованиеделителя и делимого на следующей итерации в блоках 23 и 22 умножения, Впоследней итерации с выхода блока24 умножения формируется значениеДТ 4, равное единице в пределах разрядной сетки. В последующем машинномтакте на выходе блока 24 умноженияформируется значение ДМ 4,...

Номер патента: 1580352

Опубликовано: 23.07.1990

Авторы: Вышинский, Тихонов, Фесенко

МПК: G06F 7/52

Метки: умножения

...соответствующих разрядов управляющего регистра 15. В момент поступления синхро-сигнала 8, нулевой сигнал с выходаэлемента И 16 второй группы эакрыва"ет элемент И 17 третьей группы,Еди"ничный сигнал с выхода элементаИ 16 второй группы обнуляет дополнительные триггеры фиксаторов 25,2,26.2, 27.2, 28.2 суммы и переносасоответствующей распределительнойячейки 1 4 группы в момент перезаписиинформации из основных триггеров.Округление и младших разрядоэ выполняется их отбрасыванием, так как выходы соответствующих им вторых фиксаторов 26 сумм не подключены к выходуустройства.50Первые фиксаторы 25.1 сумм распределительных ячеек 14 группы послепоступления в них старших разрядоврезультата, подключаются к выходуустройства для вывода результата,причем...

Номер патента: 1580353

Опубликовано: 23.07.1990

Авторы: Батюков, Шостак

МПК: G06F 7/52

Метки: деления, чисел

...навыходах 43 второго коммутатора 15формируется остаток такой, какой онполучается в процессе деления по методу с восстановлением остатка приопределении одной цифры частного,Коммутатор 5 может быть реализованна элементах 2 ИИЛИ,С помощью первого коммутатора 14осуществляется передача на информационные входы первого регистра 1 остатка либо значения делимого с входа18 данных устройства, когда натретьем выходе 48 блока 17 управления присутствует сигнал логическойединицы, либо значение разности свыходов 40 первого вычитателя 11,когда на втором выходе 47 блока 17управления формируется сигнал логической единицы, или же значения,образованного на выходах 43 второгокоммутатора 15, когда на первом выходе 46 блока 17 управления присутствует сигнал...

Номер патента: 1580354

Опубликовано: 23.07.1990

Авторы: Вышинский, Тихонов, Фесенко

МПК: G06F 7/52, G06F 7/544

Метки: произведений, суммирования, частичных

...хранимой в нечетных разрядах регистров 5 и б информации и с нулевым значением, хранящимся.во втором разряде регистра 6. При подаче синхросигналапроизводит 1580354ся запоминание полученных значений сумм и переносов в нечетных разрядах регистров 5 и 6.Во втором полутакте второго такта первое частичное произведение записывается в регистре 5 суммы, а в регистр 4 хранения частичных произведений записывается второе частичное произведение.В первом полутакте третьего такта на входы 1 подается младшая часть третьего частичного произведения, Под воздействием синхросигнала ь, младшая часть третьего частичного произведения записывается в четные разряды регистра 4 Сумматоры 7 суммируют младшую часть второго частичного произведения, хранящуюся в...

Номер патента: 1587230

Опубликовано: 23.08.1990

Авторы: Демидов, Сабельников

МПК: G06F 7/52

Метки: комплексных, накоплением, умножения, чисел

...в регистрах 26,28,31 и 33 тдкже осуществляется общим тактирующим сигналом), В последуощих тактах первого этапа устройство работает аналогично, причем в случае равенствд адресов ячеек памяти па первых и вторых входах "Адрес" блоков 1 и 4 сигнал Ю е с выхода блока 32 устанавливается в "0", что обеспечивает запрещение записи инФормации по первым портам блоков 1 и 4. Суммирование в этом случае ведется только сумматорами 9 и 12 (сигнал П устанавливается в "1", разрешая загрузку инФормации по вторым входам сумматоров 9,12)Этим устраняется неопределенность, возникающая при записи различной информации в одну и ту же ячейку двухпортовых блоков 1,4 памяти Кроме того, для правильной работы устройства сигналы Пе, 0должны быть равными (на87230...

Номер патента: 1587498

Опубликовано: 23.08.1990

Авторы: Годись, Дрозд, Огинский, Полин

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

...диаграммами, Числа, указанные на временныхдиаграммах выходов разрядов регистров 3 и 4, означают номера разрядов множимого и множителя, причеммладшему разряду соответствует номер1, а старшему номер 8Под действием указанных последовательностей разрядов множимого и множителя на выхо,пах элементов 5 группыформируются последовательности конъюнкций, отображенных на соответствующихвременных диаграммах двухразряддтьтмикодами, которые соответственно являтотся номерами разрядоп множпмого имножителя, формируемыми элементами Игруппы. При этом на выходах элементовИ 5,1-5.8 группы формируются кодтъюдтко, т ации с весовыми функциями 2 ,2 ,22 1 . Эти конъюнкции поступают навходы блока сложения, который в каждом такте с частотой синхронизацииСИ...

Номер патента: 1587499

Опубликовано: 23.08.1990

Авторы: Бондарь, Гриневич, Демидов, Ментюк, Семашко

МПК: G06F 7/52

Метки: делитель, мультиконвейерный

...второй парысоответственно в п+2, 2(п+1)+1;3(п+1)+1п(п+1)+1 тактах, для .третьей в и+3; 2)п+1)+2; 3(п+1)+2п(п+1)+2 тактах, для щ-й пары первый,второй, третий .,и-й разряды частного. выдаются на соответствующие раз-.ряды информационного выхода делителя соответственно в (и+)+(ш),2(и+1)+(т)п(п+1)+(ш) тактах. Каждый элемент задержки обеспечивает задержку сигналов, поступающих от соответствующих вычислительных ячеек на его. первый и второйвходы соответственно на п+1 и и+2такта, что позволяет сократить время обновления входной информациикаждой вычислительной ячейки до одного такта, равного периоду повторения синхронизирующих импульсов, нопоскольку на следующую в этом жестолбце вычислительную ячейку поступают инвертированные предыдущей...

Номер патента: 1589271

Опубликовано: 30.08.1990

Авторы: Евстифеев, Куракин, Луценко, Соколов

МПК: G06F 7/52

Метки: 12n-разрядных, двоичных, умножения, чисел

...1 с, учитывающими множитель 2" в алгоритме (2), а после прихода сиагнала Б, к операнду е подсуммируется информационная часть операнда Е, причем так, чтобы первый значащий бит операнда Е сложился с двадцать четвертым битом опе-. ранда е (фиг.36). На 27-м такте работы устройства на выходе сумматора 3 формируется маркер промежуточного операнда 1 щ (е+Ы 212 -, который поступает на первый информационный вход сумматора 4 (фиг,1), который, начиная с 28-го такта работы устройства, будет осуществлять суммирование операнда 1 с нулевыми старшими разрядами операнда Б, учитывающими множитель 2 з в алгоритме (2), На 37- м такте работы устройства действие сигнала Б з прекращается и на выходах элементов И-НЕ 31.1-31,4 устанавливаются...

Номер патента: 1594526

Опубликовано: 23.09.1990

Автор: Монашкин

МПК: G06F 7/38, G06F 7/52

Метки: двоичных, кодов, последовательных, умножения

...и-разрядноепроизведение ХУ, которое поступит ца пер.вые входы коммутатора. Номер канала, ца тельном двоичном коде с периодом Т тактовой частоты, поступзкгцей с входа 3 устройства. 1 цл,1 Скоторгый поступает очсреднои результат,определяется текущим значением счетчика 5, который в первые п тактов находится в нулевом состочнии.Одновременно с выдачей значения Х Уна ицформациоцгьге входы коммутатора наего вход разрешения через элемецт ИЛИ 7поступает сигналсццхроизиругощИй выдачурезультата операции первого блока.Этот сигнал позволяет передавать значениеХ У ца выход 6. Г 1 о окончании его дейст 20 вия происходит отключение первого каналакоммутатора 4 от его выхода 6. Черезинтервал времени Лт после выдачи значенияХУ на выход 6 устройства...

Номер патента: 1594527

Опубликовано: 23.09.1990

Авторы: Жалковский, Шостак, Шпаков

МПК: G06F 7/52

Метки: деления

...деления. Одной из возмоиных реализаций вычислительных узлов 1- - 1, является их построение в виде совокупности вычислительных 20 и знаковой 21 ячеек (фиг. 24), между которыми отсутствуют переносы.55 Узлы 2, - 2 фор пирования для каждого разряда определяют значения функций генерации и транзита переноса по значениям разрядной суммы и поступивше 1594527го в данный разряд переноса. Они могут быть реализованы в виде совокупности ячеек 22 (фиг. 2 и 5).Узел 3; по значениям функций генерации и транзита переноса, вырабатываемых узлом 2;вычисляет значение переноса в старший разряд узла 1;, Функция, реализуемая узлом Зь определяется выражением. Р=61+Т;02+ Т 1 Т 2 бз+. +Т Т 2 где би Т - функции соответственно генерации и транзита переноса к-го...