Устройство для умножения

(21) (22 ) 45пидов,енко и СЛ.Теер, А,и в, Е,А. А.В реш (53 (56 кл. 81.325(088,8) Патент СШХ 9 06 Г 7/52, опуб Авторское свиде вке Р 3368105/1 06 Р 7/52, 1981153938,лик. 19 7 ельство -24, (протот о зл. ч а по- ерГОСУДАРСТВЕННЫЙ НОМИТЕТ СПО ДЕЛАМ ИЗОБРЕТЕНИИ И ОТНРЬТ ПИСАНИЕ ИЗ(54 ) (57 ) 1. УстРойство для умнощ; -НИя, содержащее пять умножителейи сумматор, причем входы младшихразрядов первого сомножителя устройства соединены с первыми группами входов первого, второго и третьего умножителей; входы старшихразрядов первого сомножителя устройства соединены с первыми группами входов четвертого и пятогоумножителей, входы младших разрядов второго сомножителя устройства подключены к вторым группамвходов первого, второго и четвертого умножителей, входы старшихразрядов второго сомножителя устройства подключены к вторым группам входов третьего и пятого умножителей, выходы первого умножителясоединены с выходами младших разрядов результата устройства, выходы второго, третьего, четвертогои пятого умножителей подключенысоответственно к первой, второй,третьей и четвертой группам входовсумматора, выходы которого соединены с выходами старших разрядоврезультата устройства, о т л ию щ е е с я тем, что, с цельювышения быстродействия, оно соджит первый, второй и третий умножители с коррекцией, причем первая,вторая и третья группы входов первого умножителя с коррекцией соединены соответственно с входами младших разрядов первого сомножителя, входами старших разрядов второго сомножителя и входами младших разрядов первого сомножителя устройства, первая группа информационных входов второго умножителя с коррекцией соединена с входами старших разрядов первого сомножителя устройства, вторая и третья группы информационных входов второ" го умножителя с коррекцией соединены с входами младших разрядов второго сомножителя устройства, первая и вторая группы информационных входов третьего умножителя с коррекцией соединены с входами старших разрядов соответственно первого и второго сомножителей устройства, третья и четвертая группы информационных входов третьего умножителя с коррекцией подключены к входам старших разрядов соответственно второго и первого сомножителей устройства, первый управляющий вход устройства и вход самого старшего разряда первого сомножителя устройства подключены соответственно к первым и вторым управляющим входам второго и третьего умножителей с коррекцией, второй управляющий вход устройства и вход самого старшего разряда второго сомножителя подключены соответственно к первому и второму управляющим входам первого умножителя с коррекцией и третьему и четвертому управляющим входам третьего умножителя с коррекцией, выходы первого, второго и третьего умножителей с коррекцией подключены соответственно к пятой, шестой и седьмой группам входов сумматора.2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что 1 -й умножитель с коррекцией ( =1, 2)1059569 содержит узел умножения, коммутатор и вычитатель, причем первая и вторая группы входов узла умножения соединены с первой и второй группами информационных входов.умножителя соответственно, а выходы подключены к входам уменьшаемого вычитателя, выходы которого являются выходами умножителя, а входы вычитаемого соединены с выходами коммутатора, информационные входы которого подключены к третьей группе информационных входов умножителя, а управляющие входы - к первому и второму входам умножителя.3. Устройство по п. 1, от л и ч а ю щ е е с я тем, что третий умножитель с коррекцией содержит узел умножения, два коммутатора и нычитатель, причем первая и вто 1Изобретение относится к вычислительной технике и может быть использовано при построении быстродействующих вычислительных машин.Известно устройство для умножения, содержащее декодирующий блок, пять мультиплексоров, блок сдвига и группу сумматоров, выходы которых соединены с выходами устройства, входы - с входами сигналов управления режимами работы устройства и с выходами мультиплексоров, входы которых подключены к входам .Устройства, на которые подаются разряды множимого и множителя Г 13.Недостатком указанного устройства является малое быстродействие.Наиболее близким к предлагаемому является устройство для умножения, содержащее пять умножителей и сумматор, причем входы младших раз рядов первого сомножителя устройства соединены с первыми группами входов первого, второго и третьего умножителей, входы старших разрядов первого сомножителя устройства соединены с перными группами входов четвертого и пятого умножителей, входы младших разрядов второго сомножителя устройства подключены к вторым группам входов перного, второго и четвертого умножителей, входы старших разрядов нторого сомножителя устройстна подключены к вторым группам входов третьего и пятого умножителей, выходы первого умножителя соединены с выходами младших разрядов результата устройства, выходы второго, третьего,рая группы входов узла умножениясоединены с первой и второй группами информационных входов умножителясоответственно, а выходы подключенык входам уменьшаемого вычитателя,выходы которого являются выходамиумножителя, а входы первого и второго вычитаемых соединены соответственно с выходами первого и второго коммутаторов, информационныевходы которых соединены соответственно с третьей ичетвертой группами информационных входов умножителя, управляющие входы первогокоммутатора подключены к первомуи второму управляющим входам умножителя, третий и четвертый управляющие входы которого подключенык управляющим входам второго коммутатора. 2четвертого и пятого умножителей подключены соответственно к первой,второй, третьей и четвертой группамвходов сумматора выходы которого 5 соединены с выходами старших разрядов результата устройства Г 2 1.Недостатком известного устройствадля умножения является низкое быстродействие.10 Цель изобретения - повышение быстродействия устройства для умножения.Поставленная цель достигаетсятем, что в устройство для умножения, 15 содержащее пять умножителей и сумматор, причем входы младших разрядов первого сомножителя устройствасоединены с первыми группами входовпервого, второго и третьего умножителей, хд сари разрдо первого сомножителя устройства соединены с первыми группами входов четвертого и пятого умножителей, входымладших разрядов второго сомножителя устройства подключены к вторым группам входов первого, второгои четвертого умножителей, входыстарших разрядов второго сомножителяустройства подключены к вторымгруппам входов третьего и пятогоумножителей выходы первого умножителя соединены с выходами младшихразрядов результата устройства, выходы второго, третьего, четвертого и пятого умножителей подключены З 5 соответственно к первой, второй,третьей и четвертой группам входовсумматора, выходы которого соединены с выходами старших разрядов50 результата устройства, введеныпервый, второй и третий умножителис коррекцией, причем первая, вторая и третья группы входов первогоумножителя с коррекцией соединены соответственно с входами младших разрядов первого сомножителя,входами старших разрядбв второгосомножителя и входами младших разрядов первого сомножителя устройства, первая группа информационныхвходов второго умножителя с коррекцией соединена с входами старших разрядов первого сомножителя устройства, вторая и третья группы информационных входов второго умножи- .15теля с коррекцией соединены с входами младших разрядов второго сомножителя устройства, первая и вторая группы информационных входовтретьего умножителя с коррекцией 0соединены с входами старших разрядов соответственно первого и второго сомножителей устройства,третья и четвертая группы информационных входов третьего умножителя 25с коррекцией подключены к входамстарших разрядов соответственновторого и первого сомножителейустройства, первый управляющийвход устройства и вход самого старшего разряда первого сомножителяустройства подключены соответственнок первым и вторым управляющим входам второго и третьего умножителей с коррекцией, второй управляющий вход устройства и вход самогострашего разряда второго сомножителя подключены соответственнок первому и второму управляющим входам первого умножителя с коррекциейи третьему и четвертому управляющим входам третьего умножителяс коррекцией, выходы первого, второго и третьего умножителей с коррекцией подключены соответственнок пятой, шестой и седьмой группам 45входов сумматора.Кроме того, ( -й умножитель скоррекцией (1.=1,2) содержит узелумножения, коммутатор и вычитатель,причем первая и вторая группы входов узла умножения соединены спервой и второй группами информационных входов умножителя соответственно, а выходы подключены квходам уменьшаемого вычитателя, 55выходы которого являются выходамиумножителя, а входы вычитаемогосоединены с выходами коммутатора,информационные входы которогоподключены к третьей группе информационных входов умножителя, ауправляющие входы - к первому и второму управляющим входам умно- жителя. Третий умножитель с коррекцией содержит узел умножения, два коммутатора и вычитатель, причем первая и вторая группы входов узла умножения соединены с первой и второй группой информационных входов умножителя соответственно, а выходы подключены к входам уменьшаемого вычитателя, выходы которого являются выходами умножителя, а входы первого и второго вычитаемых соединены соответственно с выходами первого и второго коммутаторов, информационные входы которых соединены соответственно с третьей и четвертой группами информационных входов умножителя, управляющие входы первого коммутатора подключены к первому и второму управляющим входам умножителя, третий и четвертый управляющие входы которого подключены к управляющим входам второго коммутатора.На фиг, 1 изображена структурная схема устройства для умножения восьмиразрядных операндов, где обозначены первый, второй, третий, четвертый и пятый умножители 1 - 5 соответственно; первый, второй и третий умножители 6 - 8 с коррекцией соответственно; сумматор 9; соответственно входы 10 и 11 младших и старших разрядов первого сомножителя; соответственно входы 12 и 13 младших и старших разрядов второго сомножителя; соответственно первый и второй управляющие входы 14 и 15 устройства; соответственно выходы 16 и 17 младших и старших разрядов результата умножения; входы 18 и 19 самых старших разрядов соответственно первого и второго сомножителей.На фиг. 2 изображена структурная схема 1-го (1= 1,. 2) умножителя с коррекцией, где обозначены узел 20 умножения,.коммутатор 21, вычитатель 22.На фиг. 3 изображена структурная схема третьего умножителя с коррекцией, где показаны узел 23 умножения, первый коммутатор 24, второй коммутатор 25, вычитатель 26. Устройство для умножения работает следующим образом.Устройство для умножения с помощью управляющих сигналов на первом .управляющем входе 14 (СЯА )втором управляющем входе 15 (СБВ ) Может перемножать двойчные числа как в прямых, так и в дополнительных кодах (таблица ).1059569 Составитель Г .Жуковактор А, Власенко Техред М.НадьКорректор й, Тяско илиал ППП Патент, г. Ужгород, Ул. Проектн каз 9842/53 Тираж. 70 б ВНИИПИ Государственного комитета СС по делам изобретений и открытий 113035, Иосква, Ж, Раущская наб., дписноеР4/5