G06F 7/52 — для умножения; для деления

Номер патента: 506867

Опубликовано: 15.03.1976

Авторы: Билинский, Виксна, Микельсон

МПК: G06F 17/18, G06F 7/52

Метки: плотности, распределения, сигнала, случайного

...преобразователя 12, Выход генератора вспомогательного сигнала 13 подключен ко вторым входам сумматоров 10 и 11,Выходной сигнал генератора вспомогательного сигнала 13 представляет собой случайное лвухполярное напряжение с равномерным распределением амплитуд,в пределах, равных величине дифференциального коридора.Генератор тактовых импульсов 14 соединен со входами стробирования диоириминаторов 1, 2, 3 и 4 и со входом счетчика 15, выход которого подключен ко входу цифрово-аналочто результат измерения в дополнительном канале содержит систематическую погрешность, в два раза большую, чем в основном, и при вычиташш из удвоенного результата измерения в основном канале результата измерения в дополнительном канале погрешность,...

Номер патента: 510714

Опубликовано: 15.04.1976

Авторы: Комухаев, Любарский, Рабинович

МПК: G06F 7/52

Метки: двоичнодесятичных, умножения, чисел

...и блок определения очередности цифр 6.Содержимое регистра множпмого 1 пересылается в блок последовательного цакоплснття чисел, кратных множпмому, 2, и соответственно счетчик кратности того же блока устанавливается в положение 1. При этом цифра 1 с блока 2 поступает на олок определения очередности цифр 6 и, таким ооразом. Опредслястся очередной номер цифры 1 в множителе.Пусть, например, множитель пред.тявлттет собой число 0,892131В этом случае о тередность цифры 1 является номером 4, а слсдмтощизт по очереди для данной цифры 1 является номер 6. Соответственно олок1 однис 3 ос Тираж 854гета Совета Министровгнй н старитн 3Раунскан нав, д. 4/о Изд. Ъв 26 Государственного кона но дедам нзопрс3035, МоскН 11(-35, Заказ 108/5ЦНИИПИ ино раф 51,...

Номер патента: 511590

Опубликовано: 25.04.1976

Авторы: Немытов, Оранский

МПК: G06F 7/52

Метки: деления, чисел

...- нормализованные числа). Алгоритм вычислений запишется 10 с;=,о где + 1при О11 ри и ) 17О, при Ь, = 1 (останов) Причем.= 1, , Г 1 ри Ь;, = 1 на любом промежуточном шаге ( 1. ) определяется значение частного и вычисления прекращаются, что сокрашает время вычислений.Устройство работает следующим образом,В регистр делимого 1 и сумматор-вычитатель 2 заносится через объедпенные устаовочные входы делимое "д ф; в регистр делителя 3 и сумматор-въчитатель 4 - делитель , также через свои объединенные входы. Занесение операндов "о ф и " Ь " в регистры 1 и 3 производится со сдвп ом на один .разряд, т.е, и регистры 1 и 3 сразу же заносятся зачеи с 2 и Ь 2соответственно, 35Вычислительный процесс состоит из пооледовательностишагов, заключаошихся в...

Номер патента: 512469

Опубликовано: 30.04.1976

Автор: Берг

МПК: G06F 7/52

Метки: двоичных, деления, запятой, фиксированной, чисел

...и. разрядов), олок 4 сдвига делителя, блок 5 формирования знака, счетчик 6, дешифраторы 7 и 8, генератор 9 импульсов, триггеры 10, 11 и 12, блок 13 управления, служащий для считывания обратного кода делителя и занесения единицы в сумматор частного, блок 14 разрешения сдвига, используемый для сдвига делимого и делителя в соответствующих сумматорах, элементы И 15 - 19, элементы 20, 21, 22 задержки, вход 23 запуска, входы 24 делимого, входы 25 делителя.Работает устройство следующим образом.Значения прямого кода делимого с входов 24 подается па параллельный сумматор 1, одновременно на старшие и младшие разряды сумматора, а значение прямого и обратного кода делителя - с входов 25 на сумматор 2 делителя.Импульс запуска устройства с входа 23...

Номер патента: 514292

Опубликовано: 15.05.1976

Авторы: Динкевич, Кан

МПК: G06F 7/52, G06F 7/70

Метки: умножения

...с входом второго делите; я 8, входом элемента задержки 5 и вторым входом элемента И 3, выход датчика случайных чисел через блок сравнения 2 соединен с единичным входом триг гера, нулевой вход которого соединен с выходом элемента задержки, выход элемента И соединен с входом счетчика 6.Устройство,работает следующим образом, На один из входов блока сравнения в тактовые моменты времени подаются умножаемые числа. Тактовые импульсы возоуждают датчик случайных чисел, который в тактовые моменты времени вырабатывает независимые равномерно распределенные случайные числа.0 Умножаемые числа сравниваются блокомсравнения, который вырабатывает единичный импульс в случае, когда случайное число меньше умножаемого. Одно испытание заключает в себе...

Номер патента: 517892

Опубликовано: 15.06.1976

Автор: Яковлев

МПК: G06F 7/52, G06F 7/70

Метки: вероятностей, деления

...устройства начинается с подачи пускового импульса на установочный единичный вход триггера 4, в результате чего на(4) М, ( Сг 12) пР, 1,1" последона пер счетчика 12 и Р,1+ - = -1п Т = г =. п 1 п 1+ Р Р, М,=Р М= Р+аР Мз - Р+ аР+ афР(2) входы элементов 5, 6, 14 и 15 подается разрешающий сигнал, Теперь на первые суммирующие входы счетчиков 7 и 12 поступают случайные последовательности с математическим ожиданием соответственно Р 2 и Р,. На вторые суммирующие входы этих же счетчиков поступают импульсы с выхода соответствующих блоков сравнения.Работа обоих счетчиков протекает по одинаковому закону. Для математического ожидания М(Сч) содержимого любого счетчика в 1-м такте можно записать следующее рекуррентное соотношениеМ, =-М(Сг)г:-Р+Мг г++...

Номер патента: 522498

Опубликовано: 25.07.1976

Авторы: Кочаров, Назьмов, Раков, Сорокин

МПК: G06F 7/52

Метки: двоичных, коде, обратном, представленных, умножения, ускоренного, чисел

...айаг ХХрХ,ЕХГ;сХХ(с ЭЦИКИЕ УМНОЕН(;, На Р( ХРО;Х С(О сс( .-,. Г,".йЫйХ ХКХХ,., 2 .(;.5 Х(ОрОХк,",(" 3 д а) КХРИ НаЛИЧИВ. (:.В . 1 а / Й (СОТВЕТ(СТЗ., Е,( .( (Х(Х" . "2(х;сХ (:,:-:,.с.".( ,ВЕДЕНИЯ;сХТ(Т -Хаа" "г Х :, Х с р,"Ф ЧаЕ будЕТ ЗО 2 гЕК Л ЖИд;. (гт, (- -(,ген И ,-.,-.(рх(;-д(е:. х,:(,.-".-;хо. (. - ; .Ид(. фОРМИРОд., ."- . "-.: ВЕЗГ".,.ХТР. Я ЭОГО С(Г(-.ма хередае":ся с ВгОДЙ 28 сумматора 27В РсХИСТР " ГД ХВа,Х СЯ На ДВа РаЗРР,.Г а ВПРаво С "(с;Е(ТИСЕ (О СПГ (Х( ВГ(ОСДНЕМ ЦИКЛЕ Хсс(, , Д; -са ОДИН(аЯД ЬЫХХЙ(цсЮ зХИЕ За Г(Ес ( аэслОУ" Сс Ххх хгегис.,уа 4;"аз адьх .а;хох О цоаи д-и-Ия ПОИ(а.( " 9 И 3ХХО"у".,(Х л Х;.3Х(;(д(Старщик -азцядоа .: -: . ("Эа МНС1 д".Е.". Х(. с" .АТЬ. РИЗРЯДЫ ОЬЙИ СВО(.,ОДРНХ 5;(НС(ХИ",ХЯ На Вс: ц(".Ста(...

Номер патента: 526911

Опубликовано: 30.08.1976

Авторы: Бачило, Махонин

МПК: G06F 7/52

Метки: вероятностей, плотности

...1 и 3 образуются напряженияЬ ф+ Ь-И(соответственно. Эти напряжения ограничиваются двухсторонними ограничителями 2, 4, и полученные напряжения Уогр,(1) и Сlогр,(1) поступают на входы блока 5 вычитания.ВИД НаПряжЕНИй Уогр 1И Согр 2ПОКаэап на фиг. 2, в и г, Если ограничители 2 и 4 иден- ТИЧНЫ, ТО НаПРЯжЕНИЯ Уогр (Ц И огр 2равны по абсолютной величине, причем они совпадают по знаку при иР) - и,Ы (1) и противоположны по знаку при( Р) - е (1 И) (2)Вследствие этого на выходе вычитающей цепи разностное напряжение Ур(1) = =огр 2(О - огр 1(1) равно нулю в те интервалы времени, когда выполняется условие (1), и 2 Уогр 2 (Ц, когда выполняется условие (2) (см. фиг. 2, д), ПриС/(1) - Уо) (1 ЛУ(1)на- ПРЯЖЕНИЕ С огр (1) ПОВТорЯЕТ ПО форМЕ ВСПОМО-...

Номер патента: 528567

Опубликовано: 15.09.1976

Автор: Лебедев

МПК: G06F 7/52

Метки: сигналов, умножения, частоты

...следующего периода, импульсом с узла сравнения 12 в регистр б.Частота на выходе двоичного умножителя Ь х, (схема И 4) определяется соотношением:Усlлу256 где- частота на выходе узла вычитания 2. В свою очередь 1 св = г - л.у = (256 + Л) =Таким образом на выходе узла вычитания 2 формируется умноженная частота.Назначение регистра 9 и узла сравнения 12 - исключение динамической погрешности при изменении частоты выходного сигнала за счет введения постоянного запаздывания на умножение.При равенстве прямого кода в двоичном счетчике 11 и обратного кода в регистре 9 узел сравнения кодов 12 формирует сигнал, по которому код из регистра 9 переписывается в регистр 6. В этом случае относительно начала периода сигнала, значение кода этого периода...

Номер патента: 533940

Опубликовано: 30.10.1976

Авторы: Бакаев, Колотий

МПК: G06F 17/18, G06F 7/52

Метки: анализатор, статистический

...генератора к минимальной. Таким образом обеспечивается поочередная коммутация блоков 8, 11, 14, 17 на вход устройства. Исходное состояние регистра сдвига выбирается таким, чтобы первым к входу устройства подключался блок перестраиваемой задержки 17, а затем - поочередно избирательные блоки задержки 14, 11, 8. Входной поток импульсов с началом работы устройства через буферный блок 5, матрицу совпадений 6 и схему ИЛИ 15 следует на один из входов триггера 16, Передние фронты импульсов этого потока устанавливают триггер в состояние, запрещающее работу блока задержки 17. Задние фронты этих импульсов, поступающих на второй вход триггера с выхода блока разделения 1, снимают запрет с блока 17. В результате блок 17 селектирует из потока...

Номер патента: 540394

Опубликовано: 25.12.1976

Авторы: Вовчецкий, Корепов, Кудрявцев, Номоконов, Яковлев

МПК: G06F 17/18, G06F 7/52

Метки: псевдослучайного, сигнала, синхронизации

...из смеси сигнала и шума, записанной в дополнительном регистре 8, и выбранными значениями вероятностей правильного обнаружения и ложной тревоги при записи начальных условий. Генератор 9 вырабатывает г тактовых импульсов высокой частоты, поступающих на тактовые входы дополнительного регистра 8 и основного регистра 5, в котором замыкается обратная связь черед сумматор 6 по модулю два, в результате чего он начинает работать как генератор псевдослучайного сигнала (ПСС).Под воздействием г тактовых импульсов высокой частоты символы ПСС передвигаются по закольцованному дополнительному регистру 8, так, что с приходом тактового импульса эти символы занимают исходное положение. Этот процесс длится в течение времени приема одного символа...

Номер патента: 550636

Опубликовано: 15.03.1977

Авторы: Долинская, Пахомова, Соборников

МПК: G06F 7/52

Метки: классов, модульного, остаточных, системе, табличное, умножения

...своими входами с соответствующими выходами дешифратора 6 номеров базовых квадратов квадранта; цепи 13 и 14 ЛСПК связаны с соответствующими управляемыми входами групп ГИВЭ 9. Ключевые транзисторы 15 и транзисторы 16 формирователей (см. фиг. 4) нормально закрыты за счет заземления базовых входов 17 через вентпльные элементы ГИВЭ 9 и шину 4 (см. фиг. 2). Транзисторы 15 и 16 в ключах 10 включены по схеме с общим эмпттером, а в фопмпрователях 11 - с общим коллектором. Коллекторные выходы 18 транзисторов ключей и эмиттерные выходы 19 транзисторов формирователей соединены вместе через импульсные диоды 20 интегральных сборок и пепвпчные обмотки координатно-узловых тпансформатопов 21 в соответствии с таблицей (см. фцг. 5). Вентильные...

Номер патента: 550637

Опубликовано: 15.03.1977

Авторы: Боюн, Козлов, Малиновский, Сабельников

МПК: G06F 7/52

Метки: вычисления, произведений, сумм

...к инверсным выходам регистра множимого 1.Третьи входы матрицы модулей сложения 3 соединены с выходами блока элементов И 5, информационные входы которого соединены с прямыми выходами регистра множпмого 1, Выходы знаковых разрядов регистров множпмого 1 и множителя 2 соединены со входами блока анализа знака 8, выход которого подключен к управляющим входам блока элементов 2 И-ИЛИ 6, первого блока элементов И 5, второго блока элементов И 7, а также ко входу знакового, дополнительных и младшего разрядов сумматора 4,В каждом такте в регистры множимого 1множителя 2 поступает очередная пара чисел, заданная в прямом коде. Перемножение чисел в матрице модулей сложения 3 производится в дополнительных кодах. При этом производится замена знаков...

Номер патента: 551643

Опубликовано: 25.03.1977

Авторы: Боюн, Козлов, Малиновский

МПК: G06F 7/52

Метки: вычисления, произведений, сумм

...умножения и суммирования К пар чисел осуществляют умножение и суммирование нулевых значений множимого и множителя, в результате чего значения поразрядных сумм и переносов выходят из матрицы модулей 3 и суммируются в сумматоре 4. Количество нулевых тактов определяется с помощью блока анализа 5, который анализирует состояние триггеров суммы и переноса матрицы моделей 3. Когда все триггеры переноса и триггеры суммы, кроме первого столбца матрицы модулей 3, находятся в нулевом состоянии, схема анализа 5 выдает сигнал на управляющий вход сумматора 4, После прохождения сквозного переноса в сумматоре 4 получается результат вычислений суммы парных произведений, причем младшие разряды этого результата устанавливаются на выходах первого столбца...

Номер патента: 551652

Опубликовано: 25.03.1977

Автор: Литвинов

МПК: G06F 7/52

Метки: анализатор, статистический

...выбор которого (основания) описан ниже. Если для известного алгоритма высота прямоугольников пропорциональна числу отсчетов, попавших в разряд группировки, то в данном высота прямоугольника для всех отсчетов постояннаи обратно пропорциональна основанию прямоугольника. Так как прямоугольники,функции плотности ;(х) , могут перекрываться, то кривая распределения определяется суммированием с весовыми коэффициентами всех прямоугольников, функцийплотности 9; (х),Работа анализатора основана на следу- Мющих зависимостях,Фукция плотности распределения имеетвид: (х)О, при о" хЬ(х)вО при с)х и х)=мин -дг,= х,асф дг60 где а и в - границы интервала возможных значений случайной величины х;Х,их - минимальное и максимальноезначения случайной...

Номер патента: 553615

Опубликовано: 05.04.1977

Авторы: Динкевич, Кан, Тафель

МПК: G06F 7/52

Метки: деления

...устройства -вход делимого устройства - б, управляющий вхо Устройство работает следующим образом.Вероятностный двоичный элемент 1 выраба вает импульс в момент выполнения неравенстваЬ (где Ь - делитель, ВЬ - равномерно распределенные случайные числа в интервале (0,1), Эти импульсы заполняют счетчик 4. Аналогично работает вероятностный элемент 2, формирующий импульсы при выполнении условия На, а (где а - делимое Ва; - равномерно распределенные случай. ные числа в интервале (0,1). Эти импульсы просчитываются счетчиком 3, с которого стизмается ре. зультат деления в момент переполнения счетчика делителя.Таким образом, деление осуществлено без элемента "запрета" и элемента задержки. йа:и предлагаемом устройстве могут быть одинаковы, так...

Номер патента: 553616

Опубликовано: 05.04.1977

Авторы: Евдокимов, Жариков, Каплан, Крейндлин, Хайков

МПК: G06F 7/52

Метки: восстановления, деления, остатка

...элемент И - ИЛИ, триггер б, элементы И 7, 8.Устройство работает следующим образом.Перед началом вычисления делитель находится в регистре 3, делимое (остаток) - в регистре 2. Регистр 1 сброшен, триггер 6 находится в состоянии, при котором открыт элемент И 7.Цикл образования пары разрядов частногоследующий.В регистре 1 производится сдвиг на дразряда влево, Элемент И - ИЛИ 5 по с стоянию знаковых разрядов регистров 2 и3определяет режим работы сумматора 4 и образует в предпоследнем разряде регистра 1 первую цифру частного. Делимое с регистра 2 передается на сумматор 4 со сдвигом на два разряда влево, а делитель - со сдвигом на один разряд влево.Сложение (вычитание).Результат сложения (вычитания) заносится в регистр 2, Триггер 6...

Номер патента: 556435

Опубликовано: 30.04.1977

Авторы: Жабин, Корнейчук, Тарасенко

МПК: G06F 7/52

Метки: деления

...1 выдаегся в сумматор 5;"1;сли во втором знаковом разряде регистра 2 записан нуль, то срабатывает элемент И 9. В этом случае из регистра 1 выдается дополнительный код делителя. Дополнительный код делителя может быть получен, например, путем выдачи обратного кода регистра 1 с одновременной подачей логическои единицы на вход цепи переноса младшего разряда сумматора б. Выдачей кода сдвигового регистра 7 управляет очередной разряд делимого, поступающий на вход устроиства.Если очередной разряд делимого равен единице, то открывается элемент И 8 и единичныи сигнал с его выхода осуществляет выдачу кода сдвигового регистра ( в сумматор б, в противном случае код из регистра 7 не выдается. Коды регистров 1 и / суммируются в сумматоре о, а...

Номер патента: 556436

Опубликовано: 30.04.1977

Автор: Пешков

МПК: G06F 7/52

Метки: деления

...блока 1 управления, второй такт - по сигналу на третьем выходе блока управления, Количество циклов, обеспечивающее формирование искомого частного, определяется количеством разрядов двоичного эквивалента искомого десятичного частного.На первом такте каждого цикла при наличии сигнала на выходе знакового разряда сумматора 3 (отрицательное значение в сумматоре) появляется сигнал на первом выходе блока управления, обеспечивающий через блок элементов И 5 передачу на первый вход сумматора 3 прямого кода делителя. Содержимое сумматора (остаток или делимое) складывается с кодом делителя. Если на начало цикла сигнал на выходе знака сумматора 3 отсутствует, то появляется сигнал на втором выходе блока 1 управления, Поэтому на первом такте...

Номер патента: 556437

Опубликовано: 30.04.1977

Автор: Чистяков

МПК: G06F 7/52

Метки: множительно-делительное, частотно-импульсное

...состояние элемент И 14 запирается для сигналов, подаваемых на клемму 33, Для получения информации в результате в течение первого периода частоты Г 2 в данном режиме служтлт схема, состоящая из элементов И 17. 18. 22, триггеров 8, 9 и элемента задержки 30. После подачи сигнала разрешения на клемму 34, прохождения импульса с клеммы 33 через элемент И 13 ц перевода триггера 5 в единичное состояние на выход элемента И 17 проходит сигнал последовательности с частотой Р 2. Одновременно импульс с клеммы 36 подается на вход элемента И 18. С выхода элемента И 17 сигнал через элемент задержки 30 поступает на счетный вход триггера 8, переводя его в единичное состояние. При этом открывается элемент И 22 и на его выход проходят сигналы с клеммы...

Номер патента: 557363

Опубликовано: 05.05.1977

Автор: Рейхенберг

МПК: G06F 7/52

Метки: коэффициент, умножения

...1. Ву.Р. 3 ЬВШВ. ным входом регистра 1. Выходы бпаа 7 управления соединены со вторыми вжодзмк элементов И 4-6. Последний ване беаа 7 соединен со входом сдвига ре"астраф 1.Сумматоры 2 и 3 выподкены в виде од- ЗФ норазрядных комбинационных сием. Ъсаедний (третий) выход регистра 1 юаащса вмходОМ последнего л -з рззркдэ чисиз Х Второй Б первый выходы регистра 1 ивинэмв ся выходами двух а разрядов 3 информационный вход регисЩм 1 1 - вэВдом старшего разрядаБлок 7 управлении юздврВк%е изиримэрегенератоо тактавык имиуиьсзвф зкздири рз ,м,р .- ии В та К и дешифратор, Выходы которого сеедв иены со вторыми веждами эдееаеитов И 4-6,Входами устройства явлииися Входы ячеек разрядов регистра 1 (кроме дополнительных разрядов) и регистра в блоке 7...

Номер патента: 560225

Опубликовано: 30.05.1977

Авторы: Данчеев, Разыков

МПК: G06F 7/52

Метки: двух, импульсов, последовательностей, умножения

...(принимающие значения 1 и 0 в дискретном времени =1, 2, ) с частотами, соответствен но равными Х и У. Умножптель 1 умножает частоту Х потока(ухЯ на число Я, образованное на выходе демодулятора 2. Демодулятор представляет 15 собой устройство, которое при подаче на еговходы последовательностей Тт(1) и тактовых импульсов (1=1, 2, ) формирует на выходе число Я, равное У, При подаче последовательности случайных величин (г) с распреде лением Р(Е=О) =Р(с = 1) = -25 не зависящих от 4 Ух(4) и 1 Ру, демодулятор работает в новом случайном времени, в котором частота импульсов (т. е. частота единиц Кутоже равна Ъ. Поэтому демодулированный сигнал Я(Ц в среднем равен 1, 30 а моменты скачков сто разрядов случайны и560225 Формула изобретения Составитель...

Номер патента: 561962

Опубликовано: 15.06.1977

Авторы: Волков, Мотов, Семенычев, Токарев

МПК: G06F 7/52

Метки: дисперсии, нецентрированного, оценки, процесса, случайного

...устроцства подключены вход блока 1 и последовательно соединенных фильтров ццкццх частот, первый вход сумматора 4, первый вход блока умножения 5, второй вход которого подключен и выходу сумматора 4, а выход - через блок 6 усреднения соединен с выходом устройства, К выходу блока 1 и последовательно соединенных фильтров нижних частот подключен блок 2 д З 0 последовательно соединенных фильтров нижгде Х -- с устройнпх частот. Входы блоков 3 весовых коэффициентов соединены соответственно с выходамп у фильтров нижних частот блока 2, а выходы подключены соответственно к другим входам сумматора,При подаче на вход устройстпа нецснтрированного нестационарного процесса х выходной сигнал у(1) блока умножения 5 равен в установившемся режиме у= х...

Номер патента: 561963

Опубликовано: 15.06.1977

Авторы: Боюн, Козлов

МПК: G06F 7/52

Метки: вычисления, произведений, сумм

...результата происходит в сумматоре 4 через первый и второй блоки элементов И 5 и 6 под управлением знаков множимого и множителя.Во втором и третьем случае на сумматор 4 подаются проинвертированные коды множимого и множителя, а в знаковый, дополнительные и младший разряды сумматора 4 добавляются единицы.В четвертом случае, кроме подачи на сумматор 4 проинвертированных кодов множимого и множителя и добавления в младший разряд сумматора 4 двух единиц, необходимо вычесть единицу из младшего дополнительного разряда сумматора 4. Зто осуществляется также подачей единиц на входы знакового и дополнительных разрядов сумматора 4, Дополнительные разряды в сумматоре 4 введены на случай переполнения результата, который получается на выходах 8...

Номер патента: 570053

Опубликовано: 25.08.1977

Авторы: Алексеев, Довбня, Дубовик

МПК: G06F 7/52

Метки: деления

...элемента задерж ки 11 должно быть больше длительности счетного импульсе.Если значение делителя кратно значению . делимого, то последний импульс на выход 13 н на вход элемента задержки 11 посту пает одновременно с моментом наступления нулевого состояния счетчика делимого 8 (при нечетных значениях делителя) или сразу после наступления нулевого состояния счетчика 8 (при четных значениях делителя) ичерез промежуток времени, равный време.ни задержки элемента 11, обнуляет счетчик 3. Таким образом, при кратных значениях делителя и делимого остаток будет равен нулю. В случае же не кратных эначений делителя и делимого в момент наступления нулевого состояния счетчика 8 в счетчике 3 будет записано значение первого остатка.Нулевое состояние...

Номер патента: 570054

Опубликовано: 25.08.1977

Авторы: Борисенко, Духнич, Митраков, Полонников, Скороходов

МПК: G06F 7/52

Метки: деления

...переполнения.Пропесс деления Е-я-. в устройствеАописывается следуюшими выражениями:Х,- Х; ( + . й.);- номер итерации ь щ 1,2,3и;" оператор придакепнй такое изменение . ц , чтобы при 4 мф; значение,и равныйс 1ф1 1 при . Ц Э 1Перед началом вычислений значения А и Вхранятся в регистрах 1 и 2 соатеетственно. С иачнпем очередной. итерадии блокиэлементов И 8,. 6 соединяют соответатвуюсОшие выходы регистров 1, 2 с. входами . сумматоров (вычитателей) 3, 4 таким образом,что а выходов регистров.постуйят значения Х(3 . н ф Й.,. Значения:.Х;и Я(с выходов младших разрядов. регистров 1,2 поступят на юорые входы сумматоров(аычитателей),где в соответствии со значе:ниями онератерв (, поступающими изблока унуения 7 суммируются (вычитают-.эся) с...

Номер патента: 574717

Опубликовано: 30.09.1977

Авторы: Андреев, Родионов, Федоров

МПК: G06F 7/52

Метки: множительноделительное, частотно-импульсное

...чего элемент И - НЕ закрывается и импульсы частоты Р, не проходят на выход устройства. Таким образом, элемент И - НЕ 10 открывается только на время периода настоты Р 2 после прихода каждого импульса частоты Рь В течение этого периода на выход устройства проходят импульсы частоты Р число которых равно л= - , Пачки этих импульсов слсдуют с чаз2стотой Рь Поэтому количество импульсов в единицу времени (или средняя частота импульсов на выходе устройства) равноР Р 1 з (1)РгАналогично рассмотренному случаю работает вторая половина схемы: для случая Р 1)2 Р 2 из двух пришедших подряд импульсов частоты Р, первый проходит через открытый элемент И - НЕ 4 и устанавливает триггер 6 памяти в единичное состояние, при котором открывается элемент И -...

Номер патента: 575651

Опубликовано: 05.10.1977

Авторы: Готтфрид, Гюнтер, Карл, Роланд

МПК: G06F 7/52

Метки: двоичных, п-разрядных, умножения, чисел

...разряды множителя соединены через селектор множителя 17 с управляющим входоми -А полного сумматора. При атом множитель в каждом цикле,обработки сдвигаепся вправо на й битов, и имеется соответствующий адрес сдвига входа селектора множителя 2. Например, 24-разрядный множитель обрабатывается в течение. трех циклов.Ко входам узла декодирования:18 подключены восемь младших раэрщов,;,множителяи их инверсные эначейня.:8. уэдв.аекодироЬания 18.формщюФся сегида:управлениядля сумматоровФ,; ЭФи сигналы запоминаются в рЖФстре ьййжнтеля 17, поэтомууже к началу: цйкдю обработки имеетсяинформация иа управляюших входах первых5четырех сумматоров 4-7. При атом время распространения сигналов через узел декодирования 18 сокращается за счет использования...

Номер патента: 575652

Опубликовано: 05.10.1977

Автор: Андреев

МПК: G06F 7/52

Метки: множительное, частотно-импульсное

...двух сигналов, использующее бнноминалькую теор для умножений еской сущности ройсгво 2 соры, прямыедкнены со вход- выходкой сумма- и входами,г-.я расширение сигналов.Принцип построения частотно-импульсного устройства умножения Й сигналов основан на формуле представления произведения М сигналов илн Й переменных через сумму многочленов и -й степени, впервые полученной автором)н-М 1 Огде суммы1 Х образуются посредствомрвсевозможных перестановок К -1 перемен; ного со знаками "+) и "-многочленф ) Х ) берется со знаком Ф У3+если число переменных, вошедших в сум-; му Х + Х со знаком "+", есть число чбтное3и со знаком -, если оно нечетное.Ь"Устройство содержит 2 Ц -входных сумматоров 2,) входные шины 2.устройства, блок 3 возведения в И -ю...

Номер патента: 579617

Опубликовано: 05.11.1977

Авторы: Акушский, Бурцев, Дуйсенов, Пак

МПК: G06F 7/52

Метки: умножения

...с формулой (1) множимое А подается на йервый вход формирователя поправки ,р множимого 3, который вычисляет значение поправки о множимого, Множитель В подается на вход Формирователя поправки множителя 4, который вычисляет значение поправки Ь множителя. Множимое А подается на вход блока вычитания множимого 5, на второй вход котоааго с выхода формирователя поправки множимого 3 подается поправка а множймого, который вычисляет значение раз 69 носТи А- О Множитель В подабТся на вход блока вычитания множителя б, на второй вход которого подается поправка Ь множителя и блок б вычисляет зна. чение разности В- ЬБлок деления множимого 8 осуществ- Ю ляет деление величины А- О й;Г величину первой части Р; диапазона Р Паи этом получают частное АБлок...