Множительное устройство

СООЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК зШ Ь 06 Е 7/52 ПИСАНИЕ ИЗОБРЕТЕНИЙАВТОРСКОМУ СВИДЕТЕЛЬСТВУ(53) 681.325(088,8) ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ. (56) 1. Ринзбург С.А. и ЛюбарскийЮ,Я, функциональные преобразователис аналого-цифровьм представлениеминформации. М, Энергия, 1973,с. 63, рис. 3-6.2. Авторское свидетельство СССРйо заявке Р 3223577/18-24,кл. й Г 7/52,1980 (прототип).(54) (57) МНОЖИТЕЛЬНОЕ УСТРОЙСТВО,содержащее регистры сомножителей,регистр произведения, блок памяти,коммутатор, первую схему сравнения,причем выходы регистров сомножителей соединенй с соответствующимивходами первой схемы сравнения и ВО,1059567 А информационными входами коммутатора,управлякщий вход которого подключенк выходу первой схемы сравнения,выход блока памяти подключен к входурегистра произведения, первый ивторой выходы коммутатора соединеныс сооветствующими адресньвюи входами блока памяти, о т л и ч а ю щ ее с я тем, что, с целью сокращенияобъема оборудования путем уменьшенияинформационной емкости блока памяти, оно дополнительно содержит вторую и третью схемы сравнения дешифратор, входы которого соединены свыходами второй и третьей схемсравнения, первые входы которых подключены к первому и второму выходам Якоммутатора соответственно, а вто,рые входы - соответственно к первомуи второму входам констант устройствавыходы дешифратора подключены куправлякщим входам блока памяти.1059567, Изобретение относится к вычислительной технике и может быть использонано также в устройствах автоматики.Известно множительное устройство,содержащее первый и второй АБП, 5запоминакщее,устройство (ЗУ) иБАП Г 17.Недостатком данного устройстваявляется сложность, обусловленнаясложностью ЗУ, информационная емкость 10которого равна Р = ММ , 6- разрЯдныхслон, где К = 2", п - число разрядовсомножителей (выходного кода АБП) .Наиболее близким техническим решением к предлагаемому является множительное устройство, содержащеерегистры сомножителей, регистр произведения, блок памяти, коммутатор,схему сравнения, причем выходы регистров сомножителей соединены с соответствующими входами схемы сравненияи информационными входами коммутатора,управлякщий вход которого подключенк выходу схемы сравнения, выходблока памяти подключен к. входурегистра произведения, первый инторой выходы коммутатора соединеныс соответствующими адресными входами блока памяти Г 2 3.Недостатком известного устройстваявляется большой объем оборудования, обусловленный большой информационной емкостью блока памяти, которая равна Р :.- М (М +1) /2.о,Бель изобретения - сокращениеобъема оборудования путем уменьшения информационной емкости блока памяти.Пос тав лет. ая цель достигается тем,что множительное устройство, содержащее регистры,сомножителей, регистр 40произведения, 1 элок памяти, коммутатор, первую схему сравнения, причемвыходы регистров сомножителей соединены с соответствующими входамипервой схемы сравнения и информационными входами коммутатора, управляющий вход которого подключен к ныходупервой схемы сравнения, ныход блокапамяти подключен к входу регистрапроизведения, первый и второй выходы 50коммутатора ооединены с соответствующими адресными входами блока памяти,дополнительно содержит вторую итретью схемы сравнения, дешифратор,входы которого соединены с выходамивторой и третьей схем сравнения,первые входы которых подключенык первому и второму выходам коммутатора соответственно, а вторые входы -соответственно к первому и второмувходам констант устройства, выходыдейшифратора подключены к управлякщимвходам блока памяти.На фиг.1 приведена структурнаясхема множительного устройства; на Фиг,2 в .диаграмма распределения памяти при и: 4.Множительное устройство содержитрегистры 1 и 2 сомножителей, регистр3 произведения, блок. 4 памяти, коммутатор 5, первую схему б сравнения,причем выходы регистров 1 и 2 сомножителей соединены с соответствующимивходами первой схемы б сравнения иинформационными нходами коммутатора5, управляющий вход которого подключен к выходу первой схемы б сравнения, выход блока 4 памяти подключенк входу регистра 3 произведения,первый и второй выходы коммутатора5 соединены с соответствующими адресными входами блока 4 памяти, атакже вторую и третью схемы 7 и 8сравнения и дешифратор 9, входы которого соединены с выходами второйи третьей схем 7 и 8 сравнения, первые входы которых подключены кпервому и второму выходам коммутатора 5 соответственно, а вторыевходы - соответственно к первому ивторому входам 10 и 11 константустройства выходы дешифратора 9подключены к управляющим входамблока 4 памяти,Множительное устройство работаетследующим образом.НБифровые коды сомножителей Х и У,хранящиеся соответственно в регистрах 1 й 2 сомножителей, через коммутатор 5 поступают на адресные входы,блока 4 памяти. При этом из ячейкипамяти. блока 4 памяти, соответствующей комбинации числа на адресныхвходах блока 4 памяти, н регистр 3произведения считывается заранеезанесенный н ячейку памяти код произведения .2 Н, соответствующий сомножителям "Хн и У . коммутатор 5 совместно с первой схемой б сравнения уменьшает информационную емкость блока 4памяти за счет использования перестановочности действия умножения. Дополнительное уменьшение информационнойемкости блока 4 памяти (а значит, иупрощение устройства в целом) можетбыть достигнуто в результате использования неравномерного шага дискретизации сомножителей. Можно показать,чтоЬХ=Е 2 /р У) (1)ДУ=Е 2, / х, (г)где д Х, д У - шаг дискретизации по Хи У соответственно;Е - относительная погрешностьвыполнения операцииумножения;2, - максимальное значениепроизведения;,о. - постоянный масштабныйкоэффициент.Формулы (1) и (2) показывают, что минимальный шаг дискретизации ь Х . =ь Х и дУ . д У соответГП 1 П 1 ти И5 ствует диапазонам изменения переменных У и Х соответственноЕсли Йоследнйе соотношения невыполняются, т.е. 0 с УЧ,/2 и 0 4 Х с Х /2, то шаг дискретизации может бйть удвоен, т.е.дХ = гдХ и ау:гав соответствен 2 1 2но. Это позволяет весь объем памяти 15 блока 4 памяти разбить на три мас.сива (Фиг.2; точками помечены значе".ния сомножителей, для которйх имеется ячейка произведения). Для первого массива характерно выполнение 20 условийПоэтому дискретизация в этом масси 25ве идет с шагами АХи лУ. Можно.показать, что информациойная емкость.этого .массива составляет веЛичинуР:)28+ Ч 4,Для второго массива характерно 3выполнение условийХ,РсХСХ ; ОсЧЧ,г, (ЧПоэтому дискретизация в этом массиве идет с шагами ЬХ 2 и ЬУ; Можно показать, что информационная емкость этого уассива составляет величину Р = Н /8.Для третьего массива характерно выполнение условий0 ХсХ /г; ОЧс (.,)г(5)ЪПоэтому дискретизация Ъ этом массиве идет с вагами ЬХг и ьМ. Можно 45 показать, что информационная емкость этого массива составит величину Р - 14 /32 + 1 Ч/8,Суммарная информационная емкость блока 4 памяти боставляет величину 50Р =Р +Р +Р =98 /З 2+ЗМ/8, (Ь) Формула (б) показывает, что применение неравномерного шага дискретизации по Х и У приводит к уменьшению информационной емкости блока 4 . памяти. Вторая схема 7 сравнения производит сравнение Х с Хц //2ц -псю Если при этом Хц Ъ- Хц /2, то нац тсхее выходе формируется сигнал логического нуля, в противном случае - Сигнал логической единицы. Третья схема 8 сравнения производит сравнение Ч с Ч /2. Если Уц ), ч /2, то на ее выходе .формируется сйгйал логического нуля. Код Хц /2 на второй вход второй схемы 3 сравнения подается с входа 10 констант устройства, код Чц /2 на второй входЧтахтретьей схемы 8 сравнения подается с входа 11 констант устройства. Дешифратор 9 анализирует выходные сигналы второй и третьей схем 7 и 8 сравнения и на основе этого фиксиру-. ет выполнение условий (3) в (5). При этом активизируется один из трех его выходов и связанный с этим выХодом массив памяти блока 4 памяти. Это достигается тем, что каждый выход дешифратора 9 соединен с входом фВыбор кристалла всех микросхем памяти, входящих в состав соответствующего массива памяти блока 4 памяти.Преимущество предлагаемого устройства по сравнению с прототипом ,проявляется в уменьшенной информационной емкости блока 4 памятиКоличественно это уменьшение может характеризовать коэффициент 8, определяемый следующим образом:РВ:- -- -щ 1,7. тщ 2/ц,4 ЗМ 4Формула (7) показывает, что при М10 информационная емкость .блока памяти предлагаемого устройства в 1,7 раза меньше информационной емкости блока памяти прототипа. При этом выигрыш в уменьшении объема оборудования путем уменьшения инФормационной емкости блока памяти существенно превосходит потери, связанные с наличием второй и третьей схем сравнения и дешифратора.1059567 Редактор А Тираж 706 ПодписнГосударственного комитета СССлам изобретений и открытийМосква, Ж, Раушская наб, д Завез 9842/53. ВНИИПИ