G06F 7/52 — для умножения; для деления

Номер патента: 1735844

Опубликовано: 23.05.1992

Авторы: Сафонова, Шостак

МПК: G06F 7/52

Метки: деления, чисел

...в регистре. Обнуление сумматора 3 производится путем подачи с входа 18 устройства импульса на его синхровход и разрешающего потенциала с первого выхода 42 блока 16 управления.Запись информации в сумматор 3также осуществляется .по .синхроимпульсу при наличии разрешающего потенциала на его входе разрешения записи, который соединен с вторым выходом 43 блока. 16 управления. В ходе выполнения собственно деления чисел в каждом такте работы устройства в сумматоре 3 частного осуществляется прибавление к его содержимому, сдвинутому на Кразрядов в сторону старших разрядов, значения К очередных цифр частного, поступающих на входы его младших разрядов с выходов 29 регистра 14 цифр частного (старшая цифра из К очередйых цифр частного...

Номер патента: 1741128

Опубликовано: 15.06.1992

Авторы: Матясова, Чайковский

МПК: G06F 11/08, G06F 7/52

Метки: контролем, умножения

...которой расположена отбрасываемая часть этого поля (фиг,З), Все отбрасываемые разряды имеют вес, меньший, чем у разряда с номером в, т,е. условие сохранения точности результата соблюдается. Отбрасываемая часть представляет собой совокупность (-1) параллелограммов,обозначенных Р, Р,Рн, Численное значение каждого параллелограмма - сумма кодов, заключенных внутри него - равно произведению групп разрядов сомножителей, образующих его стороны. Например, Р 1= А; В 2, Р 2 рас о произведению кода, составленного из АиЧисленное значение всей отбрасываемой части Рч представляет собой сумму численных значений параллелограммов: Р = А Вг+ С(Аь 1, А 1) Вз++ С(А 2, Аз,А) Вь Р = А В - АВ 2 - С(Аь 1), АВзв С(А 1, А 2 А) В 1- Рд Следовательно, для...

Номер патента: 1741129

Опубликовано: 15.06.1992

Авторы: Меховский, Супрун, Сычев, Шапкин

МПК: G06F 7/52

Метки: умножения, чисел

...элемента И 18, а информационный вход - с входом 27 адреса устройства, информационный вход 34 которого соединен с информационным входом счетчика 3 циклов, выход которого соединен с вторым входом элемента ИЛИ-НЕ 21, выход формирователя 2 адреса соединен с адресным входом операционного блока 1, выход младшего разряда множителя которого соединен с вторым выходом 33 условия ветвления устройства и информационным входом триггера 7 выдвигаемых разрядов множителя, синхровход которого соединен с выходом первого элемента НЕ 22 и синхровходами триггера 9 частичных произведений и триггера 10 переноса, выход которого соединен с третьим входом первого элемента 2 И-ИЛИ 12, второй вход которого соединен с десятым выходом регистра 4 микрокоманд,...

Номер патента: 1741130

Опубликовано: 15.06.1992

Авторы: Беликова, Дрозд, Полин

МПК: G06F 7/52

Метки: деления, константу, чисел

...разрядов в сторону младших разрядов, приэтом имеет место погрешность, которая определяется значением Х, Эта погрешностьтем меньше, чем больше величина сдвига,т.е. коэффициент при Х в формуле (2). Этувеличину сдвига можно увеличить, умножаяправю и левую части равенства на величину (2+1). Тогда в правой части имеет местовыражение (2 -1). Дальнейшее увеличениекоэффициента достигается умножениемправой и левой частр на величину (2 +1),гдалее на величину (2 +1), вплоть до умноже 41,Г - Ьния на величину (2 +1),1 г 1 е, геА(2+1)(22+1).;.(2 +1)=(2 - 1)Х (3),где г - количество описанных домножений,дающих в правой части выражения величиГ уну (2 " - 1)Х, что определяет (20-и - 1) точных разрядов результата.Устройство вычисляет частное от деления...

Номер патента: 1742815

Опубликовано: 23.06.1992

Авторы: Козырькова, Марковский

МПК: G06F 7/52

Метки: деления

...и предлагаемого устройств (см.таблицУ) Как видно иэ таблицы, аппаратные затраты уменьшаются примерно в 2 раза, Таким образом экономический эффект Э -7 - =4, Чп и - 1 Чиз и 72 рым входом второго элемента И 39 и является третьим разрядом информационного выхода 37 узла формирования унитарных кодов, выход второго элемента НЕ 38 соединен с вторым входом первого элемента И 36, выход которого соединен с первым входом элемента ИЛИ 40, второй вход которого соединен с выходом второго элемента И 39, а выходы элементов ИЛИ 40 всех п узлов формирования унитарных кодов соединень 1 с входами 41 в-входового элемента И 42, выход которого является вторым выходом 43 блока анализа.Увеличение быстродействия достигается путем применения мультиплекативного...

Номер патента: 1746377

Опубликовано: 07.07.1992

Авторы: Шостак, Яськевич

МПК: G06F 7/52

Метки: умножения, чисел

...ХУ, изображен в виде матрицы точек, Фиг.З иллюстрирует процесс суммирования в блоке 2 массива слагаемых, показанного на фиг.2. Суммирование осуществляется по так называемому "экономичному" алгоритму сворачивания пятнадцатирядного кода к шестирядному с использованием одноразрядных двоичных сумматоров и полусумматоров. Те двоичные разряды слагаемых массива, которые обрабатываются одним и тем же одноразрядным двоичным сумматором или полусумматорами, обведены овальной линией, Как видно на фиг.З преобразование исходного пятнадцатирядного кода к шестирядному осуществляется на три шага - , В результате этого на выходах 16 и 17 блока 2 формируютсяв шестирядном коде старшая и младшая 2"- 256-ричные цифры его разрядного произведения, На...

Номер патента: 1746378

Опубликовано: 07.07.1992

Автор: Киселев

МПК: G06F 7/52

Метки: деления

...Рг 2 умножи- . П 28 = Оустройство выдает на шину 15 код теля 2 по й 36; в такте й 2 по сигналу ПЗЗ =О 20 ф 15 = Ф 8 П 27 П 14 Ф 39)ЧП 27 П 24 и коду Ф 4 блок 5 вырабатывает код Ф 5(т 2) ОФ 10), . (6) -Ф 15, а по импульсам И 36 и И 37 в реги- являющийся результатом операции, код стры Рг 2 и РРЗ умножителя 2 загружаются П 18(Т 1), П 19(Т 1), который содержится в рекодц Ф(т 2) = Ф 5(т 2)ОО и Фокр (РР 1) ф 5 (т 1) гистре 68 формирователя 6 и указывает, что соответственно; в такте тЗ в регистр Рг 4 25 результат(6) является при П 27= 1 произвеумножителя 2 по И 38 загружается код (Рг 1) дением, а при П 27 = 0 частным. Ф 5(12), поскольку п старших разрядов этого Блок 1 служит для формирования шести кода имеют нулевые значения, что...

Номер патента: 1746379

Опубликовано: 07.07.1992

Авторы: Беликова, Дрозд, Полин

МПК: G06F 7/52

Метки: деления, константу, чисел

...запомигера 3,1, первый вход сумматора 2 Л обьеди- наемых на триггере 3.1. Единичный сигнал нен с информационным входом регистра 1 Л переноса с выхода переноса сумматора 2,1, и подключен к выходу суммы сумматоры 2, 10 вырабатываемый по окончанию .операции - 1,= 2,г, выход регистра 1, соединен с вычитания не заносится в триггер 3.1, обнувторым входом сумматора 2 выход пере- ляемый по входу сброса сигналом с (и+ф-го носа которого соединен с информационным выхода дешифратора, который формирует входом триггера ЗЛ, выход которого соеди- его под действием соответствующего кода нен с третим входом сумматора 2., выход 15 на выходе счетчика 4. На выходесуммы сумсуммц сумматора 2.г является выходом 10 матора 2 1 формируется величина...

Номер патента: 1748152

Опубликовано: 15.07.1992

Авторы: Дегтярев, Кушнаренко

МПК: G06F 7/52

Метки: вычислительное

...разрядов 9, управляющий вход которого соединен с выходом генератора тактовых импульсов 8 и с входом разрешения сдвига первого операнда 1, информационный вход коммутатора разрядов 9 соединен с первым информационным выходом первого коммутатора 7, второй выход которого соединен с входом генератора тактовых импульсов 8, вход блока вычисления обратной величины 5 соединен с первым информационным входом первого коммутатора 7, второй информационный вход которого соединен с выходом блока вычисления обратной величины 5, первый вход кода операции устройства соединен с управляющим входом первого коммутатора 7, выход логического элемента И - 12 соединен с выходом признака конца вычисления устройства, вход первого операнда устройства соединен с...

Номер патента: 1748153

Опубликовано: 15.07.1992

Авторы: Аскерко, Ленкова, Летковская, Лиокумович, Маймескул, Реморова

МПК: G06F 7/52

Метки: арифметическое

...и с первыми информационными входами 1-х разрядов коммутатора входов байтно-тетрадного сдвигателя, выход которого соединен с информационным входом байтно-тетрадного сдвигателя, выход которого соединен с информационным входом регистра байтнотетрадного сдвигателя,.выход которого соединен с четвертым информационным входом первого регистра и первым информационным входом третьего регистра, второй, третий и четвертый информационные входы 1-го(1+4)го(1+2)го разрядов которых соединены с выходами 1-х разрядов регистра основного сумматора; йри этом четвертый информационный вход двух младших разрядов третьего регистра сбединен с выходом двух старших разрядов первого регистра, третий информационный вход четырех старших разрядов первого...

Номер патента: 1751748

Опубликовано: 30.07.1992

Авторы: Дрозд, Егорова, Полин

МПК: G06F 7/52

Метки: комплексных, умножения, чисел

...с мнимыми частями вовтором блоке 12 умножения начинают перемножаться действительная часть Ч 1 множителя и мнимая часть Р 2, множимого, а в 50следующем такте - действительная часть р 1множимого и мнимая часть Ч 2 множителя.Таким образом, с выхода первого блока11 умножения на вход первого блока 13сложения поступают составляющие действительной части результата Р 1 Ч 1 и /ЪЧг, с выхода второго блока 12 умножения навход второго блока 14 сложения поступаютсоставляющие мнимой части результата/Ь Ч 1 и 31 Ч 2, Через второй коммутатор 10на выход устройства выдается результат в виде последовательности действительной и мнимой частей,Управляет работой устройства блок 8 управления, который вырабатывает управляющие сигналы для коммутаторов 9 и...

Номер патента: 1751749

Опубликовано: 30.07.1992

Авторы: Дрозд, Мельничук, Полин

МПК: G06F 7/52

Метки: двоичном, единиц, количества, подсчета, числе

...работает следующим образом.. На входы блока 1 через вход 3 устройства поступает входной (2 К - 1)-раэрядный код.Блок 1 формирует на своих выходах код стем же количеством единицы, что и во входном коде, однако располагает все единичные разряды входного кода подряд,начиная с младших выходов. С выходов разрядов блока 1 с первого по (К)-й и с (К+1)го по (2 К)-1 разряды полученного кодапоступают на первый и второй информационные входы коммутатора 2, а с выхода К-горазряда - на выход 5 частного устройства иуправляющий вход коммутатора 2, При этомформирование нулевого значения на выходе Е-го разряда блока 1 указывает на тотфакт, что количество единиц во входном коде меньше К и поэтому частное на выходе 5устройства также равно нулю, а...

Номер патента: 1753471

Опубликовано: 07.08.1992

Авторы: Бобровский, Марчук

МПК: G06F 7/52

Метки: умножения

...округления; который посигналу навыходе 19 блока 8 через третий элементИЛИ 9 принимается в регистр 6, Затем посигналу на выходе 21 блока 8 на сумматоре5 производится сложение содержимого регистра 6 с содержимым регистра 7, сдвинутым с помощью косой передачи. Врезультате округлений и-разрядный результат оказывается в и младших разрядов регистра 7,Рассмотрим процесс округления болееподробно,Пусть п = 8 и р = 2, Пусть в результатевыполнения последовательности Операцийумножения получилась следующая последовательность двоичных кодов Ъ. Пусть послепервого умножения получается код У 1 = 0,0110 1100, 1100 0010. Тогда в процессе умножения выходной сигнал ВЯ-триггера 13 принимает единичное значение, так как в семи младших разрядахсрабатываемой...

Номер патента: 1756885

Опубликовано: 23.08.1992

Авторы: Сафонова, Шостак

МПК: G06F 7/52

Метки: деления

...младшегр разряда значение старших. ной структуры без распространения переразрядов делителя, поступающих с выхода, носов внутри слоев, Он также может быть27 старших разрядов регистра 2 делителя, реэлиэован в виде совокупности иэ пк кКак и в известном устройстве,увеличение 25 разрядныхдвоичныхумножителей;,зйаченйя старших разрядов делителя на С помощью первоговычитателя 6 проединицу из младшего разряда осуществля-: изводится вычитание изсодерхимого региется в самом:блоке 4 делейия усеченйцх: стра 1 делимого произведения,чисел На выходе блока 4 формируется 1 с сформированногона выходах 29 и 30 перцифр частного либо точно, либо с недостат вой и второй групп блока 5 умножения вком на единицумладшего разряда,; двухрядном коде. Результат...

Номер патента: 1758644

Опубликовано: 30.08.1992

Авторы: Левков, Лученко, Шапкин

МПК: G06F 7/52

Метки: запятой, умножения, фиксированной, чисел

...операционный блок 1 содержит Тс)ККО арифЛ 10 тис(ЕСК 1 Е 1:одуп 1 43).5 - 16.8 С пятого по Восьмой и Второй Г 5,301; 45 ускоренного и(. реоса, причем первые г)ходы арифметических модулей 413.5-463.8 с 1)я)ого по Восьмой Обьедицень; и соед 13 е ы с Вторьм входом 40.5 считывания операционного блока 1, входы первой, второй и третьей групп арифметических модулей 46.5-46.8 с пятого по восьмой соединены соответственно с информационным входом 33, ьходом адреса и входолг 41 микроопераций операционного блока 1, вторые входы арифметических модулей 46.5-46.8 с пятого по Восьмой соединены с вторым входом синхронизации операционного блока 1, информационные выходы арифметических модулей 46.5 - 46,8 с пятого по восьмой соединены с вторым...

Номер патента: 1765839

Опубликовано: 30.09.1992

Авторы: Дрозд, Егорова, Полин

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

...значением" К, а также сигналы с выхода второго разряда переноса сумматора 5, сигналы с выходов нечетных разрядов переноса первого сумматора 6, задержанные на регистрах 7 группы, А на одноразрядном сумматоре 6 складываются конъюкции, имеющие одинаковые в такте весовые функции с четным значением К, а также сигнал с выхода первого разряда переноса второго сумматора 5, сигнал с третьего разряда переноса второго сумматора 5 и сигнал со второго разряда переноса первого сумматора 6, задержанные на регистрах 7 группы.Сигналы с выходов суммы одноразрядных сумматоров 5 и 6 поступают на информационные входы сдвиговых регистров 14, 15, в которых под действием синхроимпульсов информация сдвигается с выходов четвертого разряда, в зависимости от знака...

Номер патента: 1767497

Опубликовано: 07.10.1992

Авторы: Жалковский, Заблоцкий, Шостак, Шпаков

МПК: G06F 7/52

Метки: деления

...знаковогоразряда второго вычитателя 9,С помощью первого 8 и второго 9 вычитателей, а также сумматора 10 в устройствеформируются два возможных значения остатка, одно из которых записывается в качестве нового остатка через коммутатор 11 врегистр 1 делимого в зависимости от значения К-разрядного частного на выходах 25узла 5, Если данное К-разрядное частное равно истинному К-разрядному частному, то в регистр 1 делимого в качестве нового остатка заносится значение остатка с выходов 30 второго вычитателя 9, если данное К-разрядное частное больше, чем истинное К-разрядное частное на одну единицу его младшего разряда, то новый остаток формируется на выходах 31 сумматора 10,Первый вычитатель 8 комбинационного типа и выполнен по принципу...

Номер патента: 1767498

Опубликовано: 07.10.1992

Авторы: Дегтярев, Кушнаренко

МПК: G06F 7/52, G06F 7/552

Метки: деления

...число 0000 0000, которое суммируется со значением первого операнда, т. е, на выходе сумматора 6 устанавливается значение первого операнда (табл, 1, строка 1). Генератор тактовых импульсов 8 формирует прямоугольные импульсы. Итак, в начальный.момент времени на входе регистра результата 3 установлено число 0001 0010 (12), По переднему фронту первого тактового импульса коммутатор разрядов 9 опрашивает младший разряд числа 0001 0010 и не формирует сигнал записи в регистр результата 3, так как младший разряд является нулевым (табл. 1, строка 2). По заднему фронту этого же тактового импульса осуществляется сдвиг числа 0000 1100 в регистре сдвига первого операнда 1 в сторону старших разрядов, и навыМоде сумматора 6 устанавливается сумма...

Номер патента: 1770960

Опубликовано: 23.10.1992

Авторы: Прохоров, Шатилло, Явиц

МПК: G06F 7/52

Метки: умножения

...в разных радах частично компенсируют друг друга, полнаяошибка результата. вычислений уменьшается,Применение такого подхода вызывает вобщем случае появление ошибки, изменяющейся в зависимости от величины операндов от максимальной "со знаком минус" домаксимальной "со знаком плюс", со средним значением, равным нулю,Максимальная ошибка "со знаком минус" получается, когда максимальное число"со знаком плюс", т,е. когда разряд част 1 чного произведения каждоо ряда в весе 2 ЗОравен. нулю, а возможно большее число разрядов с меньшими весами этого частичногопроизведения равно единице, Этот случайотражен на фиг.4. Кружками обведены разряды частичных произведений, которые в 35сумме создают ошибку.Для определения величины ошибкисуммируют...

Номер патента: 1772802

Опубликовано: 30.10.1992

Авторы: Лопато, Шостак

МПК: G06F 11/00, G06F 7/52

Метки: деления, контролем

...фиг,4), то в предлагаемом устройстве аппаратурой контроля по четности будут обнарукиваться все ошибки нэ выходах 15, 17 устройства, вызываемые его одиночной неисправностью, Обеспечивается также обнарукение всех ошибок, на выходавх 15, 17 устройства вызываемых одиночной ошибкой в делимом на входе 10 устройства. Для обнаружения одиночных ошибок в делителе, которые могут привести к необнаруженному классу ошибок в работе устройства, предусмотрен контроль по четности поступления делителя на вход 11 с помощьо блока 7 и блока 9.На фиг.5 приведены два числовых примера, подтверкдающие правильность функционирования предлагаемого устройства для деления числа. Примеры рассмотрены применительно к итеративной сети, изображенной на фиг,2 в...

Номер патента: 1774328

Опубликовано: 07.11.1992

Авторы: Баран, Шостак

МПК: G06F 7/52

Метки: деления, десятичных, чисел

...регистров абьединены и соединены с входомсинхронизации устройства.Регистр 2 делимого предназначен дляхранения делимого. В процессе выполнения деления в регистр 2 записываются значения остатков. Он также может бытьпостроен на двухтактных синхронных 0 Чтриггерах,Регистр 3 частного предназначен дляхранения частного, В процессе выполненияделения в, .нем осуществляется однотактовый сдвиг на одну десятичную цифру в сторрну старших разрядов. Он может бытьпостроен на двухтактных синхронных О Ч -триггерах,Блок 4 предназначен для формирования двукратного (выход 13), четырехкратного (выход 14) и восьмикратного (выход 15)делителей, Эти кратные в двоичной системесчисления могут быть получены простымсдвигом информации соответственно наодин, два и три...

Номер патента: 1777134

Опубликовано: 23.11.1992

Авторы: Шостак, Яськевич

МПК: G06F 11/00, G06F 7/52

Метки: отказоустойчивое, умножения, чисел

...например, как это ,показано на фиг.З. В этом случае для коммутации 4-разрядного множимого с информационного входа коммутатора 5 на шесть его выходов 15(для использования вустройстве . с четырьмя основными и двумя резервными операционными блоками) коммутатор 5 со-, держит 28 двухвходовых элементов И 28- 32, 9 двухвходовых элементов ИЛИ 33-36 и один четырехвходовый элемент ИЛИ 37.Блок 6 управления подключением резерва предназначен для выдачи управляющих сигналов на прерывание работы устройства при отказах основных и резервных блоков 1(2), на отключение отказавшихблоков 1(2) и подключение в работу резервных блоков 2, на перекоммутацию разрядов множимого между рабочими блоками 1(2), а также для выдачи сигнала об отказе устройства после...

Номер патента: 1783519

Опубликовано: 23.12.1992

Авторы: Кряжев, Подрубный

МПК: G06F 7/52

Метки: двоичных, разрядных, умножения, чисел

...коммутаторовпри работе устройства, представленнаяна фиг. 12, поясняет работу коммутатора.Устройство для умножения 8-разрядныхдвоичных чисел (фиг. 1) включает регистрмножимого 1, сдвиговый регистр множителя 2, распределитель 3 сигналов, блок перемножения 4 два блока суммированиячастичных произведений 5 и 6, коммутатор7 и 7-разрядный регистр 8 задержки, причемвход множителя 9 устройства соединен синформационным входом сдвигового регистра множителя 2, выходы 2,1-2,8 сдвигово-,го регистра множителя 2 соединенысоответственно со входами 4 Л,8 разрядов множителя блока перемножейия 4, входмножимого 10 устройства соединен с информационными О-входами триггеров 1.11,8 регистра множимого 1, входы Чразрешения записи которых соединены соответственно...

Номер патента: 1783520

Опубликовано: 23.12.1992

Авторы: Добрынин, Кашарин, Косой, Хромушин

МПК: G06F 7/52

Метки: двоичных, деления, чисел

...- Вь В соответствии с преобразования кода делителя поступает управляющим кодом кодделителя с инфор- на второй информационный вход первого мационных входов второго коммутатора 10 сумматора 4 в дополнительном коде, В перпоступает на его выходы в виде В 2, т,е, вом сумматоре 4 производится вычитание умноженным на множитель нормализации 5 нормализованного кода делителя из кода 2 (т,е. код делителя на выходе второго ком- делимого, Результат вычитания определяетмутатора 10 оказывается сдвинутым относи- ся по логическому сигналу с выхода (и+2)-го тельно своего положения на разряда первого сумматора 4, сигнал с кото- информационных входах второго коммута- рого инвертируется элеМентом НЕ 5 и посту- тора 10 на К разрядов в сторону старшего 10...

Номер патента: 1783521

Опубликовано: 23.12.1992

Авторы: Жалковский, Шостак, Шпаков

МПК: G06F 7/52

Метки: деления

...Х значение делимого (текущего остатформирования обратной величины делите- ка), а через У-значениеделителя. Тогда для ля и малораэрядного узла умножения, рассматриваемого случая. (э=4), на выходеДля определенности в дальнейшем 271 узла 71 коррекции релимога формируетпредполагается, что на выходах 23 блока 4 50 ся значение Х+2 У 2. (к значению делимо- М разрядовчастного формируются с погрев- го прибавляется значение делителя, ностью сг,2. В этом.случае э=4, При сдвинутое на 1:-2 разрядов вправо), на выхоэтих допущениях на вход делимого блока 4 де 272 уэла 72 коррекцииделимого формирудолжныпоступатьМстаршихразрядовдели- естся значение Х+У 2 (прибавляется могосвыходов 20 регистра 1 делимого,ана 55 значениеделителя, сдвинутое на -1...

Номер патента: 1783522

Опубликовано: 23.12.1992

Авторы: Жалковский, Шостак, Шпаков

МПК: G06F 7/52

Метки: деления

...в блоке 4, и значением к старшихразрядов частного, полученным при делении полноразрядных чисел; не превышает(по абсолютному значению) величины, рав-ной двум единицам младшего разряда истинного значения частного (вес младшегоразряда к разрядного частного равен 2 (, 20Анализ левых частей неравенств позволяет заметить, что максимальные значения достйгаются: для первого неравенства - при (У 2= У 2 ы 1= О, а для второго - приХ 2 = Х 2 ь= О, Следовательно, систему неравенств можно переписать следующим образом.с Х 1+ Х 2 У 12 2 2, Х 1 Х 1+Х 2 2 т 1 2 У 1 +У 2. : Производят некоторые эквивалентные йреобразования:Х 1+Х 2 2 М- Х 1 2- + л ( Х 2 2-гУ 1 где (А) - дробная часть числа А: Х 12"2У 111-1"2 11 - 2 + 2 )- - Х 12" 2 1 ,. так какс Х 1(...

Номер патента: 1783523

Опубликовано: 23.12.1992

Авторы: Сафонова, Шостак

МПК: G06F 7/52

Метки: деления

...реализован также, как и в устройстве-прототипе, т,е. на. комбинационном сумматоре и регистре. Формирование к цифр частного в каждом такте работы устройства для деления производится путем умножения однорядного кода усеченного остатка, сформированно го на выходе 31 младших разрядов второгосумматора 9, на значение старших разрядов обратной величины усеченного делителя, хранимое в регистре 4 обратной величины и подаваемое с выходов.30 регистра 4 обрат ной величины. Чтобы устранить возможность получения в устройстве цифр частного с избытком, значение старших разрядов делителя, поступающее с выхода 27 входа 17 устройства, увеличивается нэ единицу млад шего разряда в сумматоре 6 принудительного округленйя делителя, Пусть делимое Х и...

Номер патента: 1784973

Опубликовано: 30.12.1992

Авторы: Акулова, Органов, Сурду

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

...+ 1)-ю пару разря 17 разрядов регистра 2 формируются логи- дов, то количество тактов умножения равноческие сигналы первого и второгодвойчных . и/2 + 1,разрядов множителя, которые поступаЮт Блок 13 (фиг, 2) формирования пардво на входы элементов И 4, 5, 8. а также на 50 ичных разрядов утроенного значения мновторой 26 и третий 27 входы блока 13. Нажителя представляет собой параллельныйвыходе 15 нулевого разряда регистра 2 вдвухразрядный двоичный сумматор, Онпервом такте присутствует сигнал логиче-: . формирует очередную пару двоичных разского нуля, который подается на входы эле- рядов кода утроенного значения мйожителяментов И 7 и на первый вход 25 блока 13, 55 путем суммирования очередных пар двоичБлок 13 формирует на своих выходах 18 и...

Номер патента: 1784974

Опубликовано: 30.12.1992

Авторы: Лопато, Шостак

МПК: G06F 11/00, G06F 7/52

Метки: деления

...одноразрядногопервым входом втм входом второго элемента 9 сравне- сумматора 26 опйсывается следующими"лония, второй вход которого соединен с вхо- гическими выражениями:дом 14 четности делителя устройства, выходэлементов 8 и 9 соединены с выходом 19 10 С = Ь+ ТЕС+1;признака ошибки устройства. Ь - б 9 С = АВС+1(Т+ С 1+1) ЕСьРассмотрим назначение и реализацию где С 1 и Я - перенос и сумма сумматораузлов и блоков устройства.соответственно;Сумматоры 11-1 и и-разрядные двоич- О = АВь Т = А 1+ В 1- функции генерацииные сумматоры комматоры комбинационного типа, Со и транзита переноса соответственно;единены они между собой, С входами и Аь Вь С+1 - разрядные слагаемые сумвыходами устройства таким образом, что матора,б нотактный...

Номер патента: 1789981

Опубликовано: 23.01.1993

Авторы: Шостак, Яськевич

МПК: G06F 11/00, G06F 7/52

Метки: умножения

...одного отказа блоков 1 могут быть образованы две группы блоков 1, поэтому вырабатываются два варианта кода на выходе 30 блока 9, причем код 100 определяет работоспособную группу блоков 1 в виде 8-7-6-5 и поступает на управляющий вход 24 блока 4, разрешая прохождение информации с выхода 23 пятого блока 1 через группы элементов И 45 и ИЛИ 41 на информационный вход блока 5 задержки; кроме того - этот код определяет величину начального сдвига множимого в 1002=4 разряда. Код 000 на выходе 30 блока 9 устанавливает работоспособную группу блоков 1 в виде 4-3-2-1 и поступает на управляющий вход 24 блока 4, разрешая прохождение информацйи с выхода 23 первого блока 1 через группы элементов И 49 и ИЛИ 41 на информационый вход блока 5 задержки,...