G06F 7/52 — для умножения; для деления

Номер патента: 1385227

Опубликовано: 30.03.1988

Авторы: Мурашов, Опалев, Чернецов

МПК: G06F 7/52, H03B 19/00, H03K 23/00 ...

Метки: умножитель, частоты

...9,вход которого соединен синверсным выходом счетного триггера8, а выход является выходной шинойустройства. 45Устройство работает следующим образом.Входной синусоидальный сигнал внуль-органе 7 преобразуется в короткие пооиьные импульсы, временное положение которых соответствуетнулевому значению синусоидальногосигнала с положительной производной,Импульс с выхода нуль-органа 7обнуляет триггер 6 и счетный триггер 8.Одновременно этот импульс поступает на второй вход элемента ИЛИ 5,затем через элемент 1 регулируемой задержки на С-вход триггера 6, переводит его в состояние "1" по выходу,разрешая тем самым прохождение задержанного элементом 2 задержки импульса через первый элемент 3 И напервый вход элемента ИЛИ 5 для последующей...

Номер патента: 1388852

Опубликовано: 15.04.1988

Авторы: Биушкин, Валов, Герасимов

МПК: G06F 7/52

Метки: умножения

...множимого 11 и множителя 12 они через блок 8 деления минимальной и максимальной величины поступят на информационные входы 50 разностных узлов 9 и 10 управления, При этом на первом выходе 44 блока 8 выделения минимальной и максимальной величины будет множимое Х, если его значение больше или равно значению множителя У (Х Ъ У). В противном случае значение множимого Х будет присутствовать на втором выходе 45, а значение множителя У -на первом выходе 44 блока 8 выделения минимальной и максимальной величины. Таким образом, разностныйузел 9 управления будет всегда отрабатывать большее или равное иэ двухзначений Х, У, а узел 10 - соответственно меньшое из них. Этим, вопервых, повышается быстродействиеустройства эа счет сокращения числашагов...

Номер патента: 1388853

Опубликовано: 15.04.1988

Авторы: Бурков, Галабурда, Лачугин, Пичугин

МПК: G06F 7/52

Метки: деления, запятой, фиксированной, чисел

...сумматора 1, счетчика 10 аргумента и счетчика 17 происходит следующим образом.В первом цикле деления по сигналу (тактовый вход 7) инвертированное значение делителя с входа 16 (1,1001) складывается с содержимым сумматора 1 (0,1010). На сумматоре 1 образует. ся код 0,0100. По переднему фронту сигнала (тактовый вход 8) на выходе первого элемента И 4 возникает еди" ничный сигнал, по которому на счетный вход счетчика 17 поступает единичный сигнал. На счетчике 17 образу ется код 0001, который по заднемуРВ четвертом цикле деления по сигналу (тактовый вход 7) на сумматоре 30 1 образуется код 0,0010. По переднему фронту сигнала (тактовый вход 8) на выходе первого элемента И 4 возникает сигнал, по которому на счетный вход счетчика 17...

Номер патента: 1390608

Опубликовано: 23.04.1988

Авторы: Батюков, Шостак

МПК: G06F 7/52

Метки: деления

...сигналы У 32, УЗЗ (фиг. 4). В результате этого соответственно на выходах 32 и 33 блока 12 устанавливаются уровни логической "1", под действием которых коммутатор 5 пропускает на регистр 2 делитель с выхода 13, а регистр 2 и регистр 8 подготовлены к приему информации, так как на ик входах разрешения записи присутствует сигнал логической "1". С приходом первого импульса на вход 14 производится запись двоичного кода делителя в регистр 2 и двоичного кода старших разрядов делителя в регистр 8, а также установка счетчика 38 блока 12 в состояние "1". С момента окончания синхроимпульса заканчивается первый такт работы устройства.Во втором такте работы устройства из блока 39 считывается микрокоманда 2, которой соответствуют управляющие...

Номер патента: 1397903

Опубликовано: 23.05.1988

Авторы: Васильев, Литвинов, Романчук, Смирнов, Тимошенко

МПК: G06F 7/52

Метки: деления

...двоичные числа, представленные в дополнительном коде, у которых запятая фиксирована после одного разряда целой части, причем 1 1 Х 1( 2. Одним иэ методов вычисления функции С = 1/Х является метод кусочно-линейной аппроксимации, в соответствии с которым диапазон изменения аргумента разбивается на интервалы, когде Хок Сок В 40 45 50 55 3 13979 личество которых определяется требуемой точностью. Каждый из интервалов аппроксимации разбивается на подынтервалы,Для получения возможности обраба 5 тывать как положительные, так и отрицательные числа в устройстве вычисления функции С осуществляются в соответствии с выражением(С,1 =М Х - Х 1 + дООК 1 до = Е В,)+ С значение аргумента Хв на 1чальной (опорной ) точкек-го подынтервалаопорное...

Номер патента: 1399727

Опубликовано: 30.05.1988

Авторы: Горштейн, Ким, Пивненко, Сигалов

МПК: G06F 7/52

Метки: двоичного, деления

...вход устройства подключен к инФормационному входу регистра делителя, упранляюннй вход и первый, второй информационные входы блока коммутации кратных подключены к выходам регистра сигналов выбора кратного, регистра делителя и регистра остатка соотнетственно, первый и второй выходы блока коммутации кратных подключены соответственно к входам первого и второго слагаемых сумматора остатка, выход знака которого подключен к первому информационному входу Формирователя частного, выход суммы сумматора остатка подключен к первому информационному входу регистра остатка, выход Формирователя частного подключен к информационному входу регистра частного, выход которого янляется выходом устройства, первый вход Формирователя усеченного остатка...

Номер патента: 1399728

Опубликовано: 30.05.1988

Авторы: Васылив, Дудыкевич, Максимович, Токарчук

МПК: G06F 7/52

Метки: умножения

...Результат преобразования И фиксиР руется в счетчике 4, При с, = 1 им" пульсы с выхода двоичного умножителя 2 через коммутатор 7 поступают на входы ш-го разряда счетчика 4, состояние которого определяет значениемразряда И с весом 2 . Таким образом при с , = 1 И=Ез., 2(8)35 Из уравнений (3)- (8) следует, что в диапазоне (1) устройство работает аналогично известному устройству. При этом вес в результате преобразования младшего задействованного 40й в работе разряда счетчика 4 равен 2Рассмотрим работу устройства в общем виде. Пусть(9) фактический результат преобразования зафиксированный всчетчике 4;Е , - фактическое число импульсов, прошедших на выходдвоичного умножителя 2,При произвольно выбранном значении Я в работе устройства принимает...

Номер патента: 1399729

Опубликовано: 30.05.1988

Авторы: Батюков, Заблоцкий, Самусев, Спасский, Шостак

МПК: G06F 7/52

Метки: умножения

...коммутатор 5 второй группы с выходов (г)-го буферного регистра 3 второй группы. Фактически во втором такте работы устройства с помощью блоков 1, -1, и коммутаторов 4 4 -4, 5, -5 осуществляются формирование значения второго частичного . произведения и-разрядного множимого К разрядов второй со стороны младших разрядов группы разрядов и-разрядного множителя и прибавлениеего к эна 50 чению первого частичного произведения, образованному в первом такте и сдвинутому на К разрядов вправо (в сторону младших разрядов).После выполнения ш-го такта в буферных регистрах 2,-2 , 3,-3 запоминаются в двухрядном коде и старших разрядов 2 п-разрядного произведения и-разрядных сомножителей, и младшихразрядов которого по К разрядов вкаждом также уже выведены...

Номер патента: 1401454

Опубликовано: 07.06.1988

Автор: Макаров

МПК: G06F 7/52

Метки: умножения

...элементов О И 16 и 17, а работа элементов И 14 и 15 запрещается, если Ь 7 О, то схема 9 сравнения выдает сигнал "Больше",при том содержимое счетчика 2 увеличивается на единицу, а к содержимому сумма тора 10 прибавляется код счетчика 1. Если Ь ( О, то схема 9 сравнения выдает сигнал "Меньше", а из содержимого счетчика 2 и сумматора 10 вычитается соответственно единица и код счетчика Таким образом, в нечетных подтактах работы сравниваются коды счетчи 544ка 1 и регистра 3, к содержимому сумматора прибавляется или отнимаетсякод счетчика 2, а в четных подтактахсравнивают коды счетчика 2 и регистра 4, т.е, происходит попеременныйанализ кода множителя и множимого,при этом коды в счетчиках 1 и 2 изменяются в таком направлении,...

Номер патента: 1401455

Опубликовано: 07.06.1988

Авторы: Крыкина, Мартазова, Филашов, Цилькер

МПК: G06F 7/52

Метки: комплексных, умножения, чисел

...по (1), Для того, чтобы можно было выполнять сложение аргументов векторов, в блоках.3 и 4 аргументы кодируются в виде иразрядных чисел, соответствующих расположению вектора на окружности в27 В и д могут принимать значения отОдо 2 - 1.На первом выходе блока 3 имеем величину А, равную модулю вектора а, навтором выходе блока 3 имеем величинуравную аргументу вектора а, напервом выходе блока 4 имеем величинуВ, равную модулю вектора Ь, на второмвыходе блока 4 имеем величину О, рав"ную аргументу вектора Ь. Блоки 3 и 4выполнены на микросхеме ПЗУ 556 РТ 7 и1/4 части микросхемы 133 ЛП 5. Аргументы и Ввекторов а и Ь поступают напервый и второй входы сумматора 6, навыходе которого образуется сумма+ Ор равная аргументу вектора а х Ь,которая...

Номер патента: 1403061

Опубликовано: 15.06.1988

Авторы: Кондрашев, Курахтанов, Румянцев

МПК: G06F 7/52

Метки: выполнения, деления, операций, умножения

...поступает с выхода 70 блока 3 на входФОях) ц,е с;Осетеи) элемента ИСКЛ Ю 11 АЮШЕЕ ИЛИ 22 для сравнения со знаком делителя. После сравнения ца вьходе 77 элемента ИСКЛОс)УЮЩЕЕ ИЛИ 22 появляется значение очерелного разряда частного. В старием молулс это значение вылается на выход 49 устройства.После вычисления очередного частичного остатка содержимое блока 3 сдвигаеся н) единичному знацению сигнала на выходе 68 блока 5 влево на один разряд в каждом модуле. При этом сигнал с выхода блока 3 выдается на выход 4 устройства, соединенного с входом 34 нулевого разряда сосслнего более старшего модуля, и заполняет освободившийся при сдвиге младший разряд в блоке 3 суммирования.В младшем модуле на вход 34 блока 3 поступает сигнал с выхода 29...

Номер патента: 1405050

Опубликовано: 23.06.1988

Авторы: Белик, Коновалова

МПК: G06F 7/52

Метки: величины, вычисления, двоичной, дроби, нормализованной, обратной

...5, уменьшая значение у1 до тех пор, пока на выходе умножителя 2 не получится г, = 1,00, при этом у = у - д, отличается от у1 ина 2 , где п - разрядностьчисла хПри последующем изменении входного аргумента х в сторону увеличения (х + д х) или уменьшения ,х - д х) на выходе умножителя 2 меняется код г 7 1,0.0 или г1,00.Вследствие изменения кода г и реализации логических операций на элементах НЕ 6, ИЛИ 7 и И 9 импульсы от генератора 8 поступают соответственно или на вычитающий счетный вход реверсивного счетчика 11, или на суммирующий вход. Таким образом, в устройстве образуется переходный процесс, удерживающий значение кода на выходе умножителя 2 в пределах г = 1,0 О+2, что отражает тот факт, что на выходе устройства установился...

Номер патента: 1406592

Опубликовано: 30.06.1988

Авторы: Глухова, Левицкая, Пешков

МПК: G06F 7/52

Метки: модуль, операционный

...режиме, если перенос на выходе 94 К, 1-модуляравен единице).55Формула изобретенияОперационный модуль, содержащийчетыре четырехразрядных двоичных сум 92 6матора, тридцать один элемент И, четырнадцать элементов ИЛИ, два элемента НЕ, причем выходы переноса первого"четвертого сумматоров соединенысоответственно с первым-четвертымвыходами переноса модуля, четырехразрядный вход суммы которого соединенс первым входом первого сумматора,выход которого подсоединен к первомувходу второго сумматора, выход которого подключен к первому входу третьего сумматора, выход которого подключен к первому входу четвертогосумматора, выход которого соединенс четырехразрядным выходом суммы операционного модуля, первый разряд входа множителя которого соединен...

Номер патента: 1406593

Опубликовано: 30.06.1988

Автор: Варакин

МПК: G06F 7/52

Метки: величины, обратной, числа

...И 32, 33. Шифратор 8 Формирует на выходе функции Г Г , 1, Г в зависимости от выходов АВСРЕЕГ = АВС + АВ + АСПЕ + АВВЕ;+ АВСЬЕР)Работу устройства рассмотрим дляконкретного входного числа Х. ПустьХ = 0,1010111, при этом на вход устройства поступает шесть разрядов А, 40В, С, П, Е, Е (010111). На вторые входы параллельного сумматора 9 поступают проинвертированные на элементах НЕ 2-7 входные разряды А, В, С,Э, Е, Е, те. код 101000. На выходах шифратора 8 формируются функции Г =О, Г =1, Гз=б, Г = 1, Учитывая сигналы логической единицы, на первые входы параллельного сумматора 9 поступает код 110101. На выходе параллельного сумматора 9 с учетом единицы входного переноса будет сформирован код О 1110.С учетом старшего разряда, который для...

Номер патента: 1410023

Опубликовано: 15.07.1988

Авторы: Гигаури, Кожемяко, Мартынюк, Натрошвили, Чхаидзе

МПК: G06F 7/52

Метки: десятичных, умножения, чисел

...сигнала с выхода элемента И 23 на К-вход КБ-триггера 21 во время считывания информации из соответствующего сумматора 2 блока 1. Возможен случай, когда одновременно в двух или более ячейках 20 блока 5 по явились сигналы нулевого содержимого, например, в первой и во второй ячейках 20, В этом случае появление единичного сигнала на выходе элемента И 23 первой ячейки 20 совпадает с блокировкой, которая через элементы И-ИЛИ 28 запрещает срабатывание элементов И 23 всех следующих ячеек 20. Таким образом, считьвание в каждом такте работы устройства выполняется только из одного соответствующего сумматора 2 блока 1, Одновременно с этим во второй ячейке 20 отсутствует единичный сигнал, как на выходе элемента И 23, вызывающий считывание из...

Номер патента: 1410024

Опубликовано: 15.07.1988

Авторы: Гребенников, Иванова, Калугин

МПК: G06F 7/52

Метки: умножения

...равна нулю, прибавление 25 н производится, затем производится д иг суммы частичных произведений с н ин разряд и сдвиг этом если сумма о в а одПрито ос атся модифициерации последля всех циствл ныи дви ро тель о ыполняютс зрядов множи о. Если множ полученный р ф еля, начиная тель положидше те 1 ьныи,ст вляетте ь отри оизведение. Ес тельный, то дл ий из результат и множиполучения вычитаетизвед ,множи В исх 2 мн с е.ном со.тоянии в регистрахмножителя хранятсястр 3 произведений жимого и, ре т со н. В завис младшего р 4 выполня алости от .зряда мн т операц на выход о че жителя с либо п ма 1 о реда ибо сло 4 множимог жен С приходом тактового вход 5 устройства получ передается с выхода сум регистр 3 произведений. мпульса ная топ мма наПри этом...

Номер патента: 1413625

Опубликовано: 30.07.1988

Авторы: Масленников, Шарипов

МПК: G06F 7/52

Метки: последовательно-параллельное, умножения, чисел

...вход которого соединен с входом 7, а выход соединен с входом регистра 3, Старший (знаковый) выходрегистра 6 соединен с первым входомэлемента И 10, второй вход которогосоединен с входом 13, а выход - свходом переноса сумматора 11, Выходы 50элементов И 5 соединены с соответствующими входами параллельного счетчика9, выходы которого соединены .со входами накапливающего сумматора 11,выход младшего разряда которого является выходом 12 результата устройства.Устройство работае-ледующим образом,Перед выполнением операции умножения производится обнуление регистра 3 и накапливающего сумматора 11, а в регистр б загружается множитель. При выполнении операции на вход регистра 3 в первые щтактов работы поступает последовательный код множимого, а...

Номер патента: 1417009

Опубликовано: 15.08.1988

Авторы: Бобровский, Галабурда, Ильин, Козлов, Лачугин

МПК: G06F 7/52

Метки: деления, запятой, фиксированной, чисел

...на управляющий вход мультиплексора 9.По нему (см. табл. 1) содержимое регистра 2 делимого через мультиплексор 9 поступает на информационный вход сумматора 1 и 4 О заносится н него.Деление производиобразом.Для определения п цифр частного выполняется и/Р одинаковых циклов деле ния. В первом такте каждого цикла .(по сигналу с входа 22) производится сдвиг влево на Р разрядов содержимого регистра 4 .частного, считывание из блока 11 памяти частичного частного 2. и разности 2 - 2 с соотРнетствующими признаками в соответствии с адресом, состоящим из (Р+2)-х старших разрядов остатка (содержимое сумматора 1), знакового разряда,остатка, (Р+2)-х старших разрядов делителя (регистр делителя 3), занесение на счетчик 8 с выхода блока 11 памяти...

Номер патента: 1417010

Опубликовано: 15.08.1988

Авторы: Батюков, Шостак

МПК: G06F 7/52

Метки: деления, чисел

...7010 641 блока 15 управления, поступает сигнал логической единицы, а на его третьем управляющем входе, который соединен с выхо 5дом 36 старшего разряда вычитателя7, присутствует сигнал логическогонуля, то к его выходам 25 подключаются информационные входы первой группы, на которые подается с выходов 35эначение К+4 младших разрядов результата вычитателя 7 один разряд слева от запятой, а все остальные разряды расположены справа от запятой).18 Если же в этом случае на третьем уп"равляющем входе коммутатора 9 присутствует сигнал логической едини-цы, то передача информации на еговыходы 25 с информационных входов20 первой группы блокируется, т.е. навыходах 25 коммутатора 9 формируется нулевой код 0,0000,В блоке 10 осуществляется...

Номер патента: 1418706

Опубликовано: 23.08.1988

Авторы: Веревкин, Галабурда, Ильин, Лачугин, Могилко

МПК: G06F 7/52

Метки: умножения

...31 для управления сдвигом регистров 23 и сумматоров 24, в результате чего сдвигается на один разряд .вправо содержимое регистров 23 и сумматоров 24, открываются элементы И 41 по первому входу, закрываются элементы И 42, на входы 30 узлов 25 блоков 1 и 2 поступает значение следующего разряда соответственно первого и второго сомножителей. Пусть теперь это значение равно нулю для перного и второго сомножителя. Тогда открывают"87064 5 10 15 20 3 141 ся элементы И 40 и закрываются элементы И 41 по второму входу. Третий импульс с входа 29 поступает на входы 27 и 28 блоков 1 и 2, через открытые элементы И 29 и 40 и элементы ИЛИ 44 поступает на счетные входы счетчиков 45 и на выходы 31 для управления сдвигом регистров 23 и сумматоров 24, В...

Номер патента: 1418707

Опубликовано: 23.08.1988

Автор: Лилеин

МПК: G06F 7/52

Метки: комплексных, умножения, чисел

...первого умножителя 1 с сдвигом на два двоичных разряда в сторону старших. На выходе вычитателя 32 получаем Число ш, поступает на первый вход выходного сумматора 35, числа зч , ч яз и ч поступают соответственно на второй, четвертый, третий и пятый входы выходного сумматора 35 с сдвигом соответственно на 1-2, 21-2 и 4 Е, двоичных .разрядов в сторону старших. На выходе 41 выходного сумматора 35 получается искомое произведение Узел 16 (34) сложения (фиг, 5) работает следующим образом.Пусть на входы узла 16 сложения поступают комплексные числа г, = х + + у, и г = х + уг. Действительные числа х у у и хг поступают соответственно на входы 50 - 53 узла 16 сложения. На выходах 54 и 55 действительной и мнимой частей результата по.; лучаем...

Номер патента: 1424014

Опубликовано: 15.09.1988

Автор: Добрыдень

МПК: G06F 7/52

Метки: множительное, число-импульсное

...самым запоминается номер И = 1 сомножителя, который начал формироваться первым). Каждый из и импульсов вызывает также формирование импульса (сигнала Л) на пятом выходе первого логического узла 12, т.е. на суммирующем входе реверсивного счетчика 17, в котором и фиксируется число п 4 . Импульсы, формируемые при этом на выходе суммы полусумматора 1, не проходят на входы элементов И группы 4, поскольку элемент И 9 закрыт по первому входу нулевым сигналом с первого выхода блока 8, При появлении импульсов одновременно на обоих информационных входах устройства импульс с выхода переноса полусумматора 1 устанавливает Т = 1, в результате импульсы перестают поступать на суммирующий вход реверсивного счетчика 17, но появляются на выходе переноса...

Номер патента: 1424015

Опубликовано: 15.09.1988

Автор: Лилеин

МПК: G06F 7/52

Метки: двоичных, комплексных, умножения, чисел

...выходах соответственно получаем ветственно на К, 2 К, ЗК4 К,5 К, 6 К двоичных разрядов в сторонустарших.На выходе 55 выходного сумматора46 получаем искомьп( результат: ствительной 62 и мнимой 63 частей результата получаем соответственно Х - Уе, У = Х 2+ У 7, Узел 22 (или 45) вычитания работает аналогично.Пусть на его входы поступают комплексные числа 24 = Х 4 + 1 У 4 и Ее- Хг + 1 Уг. Числа Х, УлХе и Уе10 15 20 30 35 55 поступают на входы бчузла 22 вычитания, Нд его ьжодах б 8 и 69 получаем соответственноХ = Х,1 + УрУ = У 1Дополнительный положительный эффект изобретения состоит в повышении быстродействия,Формула изобретения 1, Устройство для умножения двоичных комплексных чисел, содержащее два входцьж блока сумматоров, три умно- жителя,...

Номер патента: 1425657

Опубликовано: 23.09.1988

Авторы: Батюков, Шостак

МПК: G06F 7/52

Метки: деления

...8 наПЗУ по соответствующей таблице истинностС помощью вычитателя 9 старшиек+5 разрядов двухрядного кода остаткаприводятся к однорядному коду. На выходах 29 вычитателя 9 образуется эна 20чение 1+4 младших разрядов иэ +5формируемых в вычитателе 9 разрядов.Блок 10 умножения комбинационноготипа и осуществляет перемножениедвух чисел; %+4)-разрядного, поступающего на входы его первой группыс выходов 29 вычитателя 9, и (к+2)- разрядного, подаваемого на входы еговторой группы с выходов 28 узла 8,На выходах 31 блока 10 умножения об)аэуется 1 старших разрядов произве 30дения в однорядном коде (один разрядслева от запятой, остальные справаот запятой). Как и блок 5 умножения,блок 10 умножения может быть реализован любым иэ известных способов.35...

Номер патента: 1425658

Опубликовано: 23.09.1988

Автор: Макаров

МПК: G06F 7/52

Метки: умножения

...код если на входе Ч присутствует единичный сигнал. На выходе сумматора 15 формируется либо сумма, либо разность кода .с регистра 16 и входного кода, которая тактовым сигналом на входе С записывается в регистр 16. Так как Б больше, чем и,на старшие М-и разрядов сумматора 15поступает старший знаковый разрядкода с выхода элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 14. При подаче на вход К импульсного сигнала регистр 16 зануляется ность сумматора 18 равна ш, при этомесли кш, то на вход второго числасхемы 7 сравнения подаются только, 1425658Устройство работает следующимобразом,На входы 8-10 подаются коды числителя а множителя, множимого А и знаменателя Ь множителя, а на вход 12тактовые импульсь 1 с периодом T . После включения устройства на вход...

Номер патента: 1425659

Опубликовано: 23.09.1988

Авторы: Боборыкин, Вышинский, Тихонов, Фесенко

МПК: G06F 7/52

Метки: умножения

...Ь сомножителя В 1.На выходе элементов И 92-9.(п)формируются старшие разряды различных 40 по весу разрядов частичных произведе- ний аЬ,аЬ . аь -с, 1, а,ь-ы ) На сумматорах 21.1-21. они суммируются соответственно со значениями промежуточной суммы частичньд произведений и результат записывается во вторые триггеры 36.и 42 переносов и сумм распределительньк ячеек 12.1- 12.1.По синхросигналу с (1+1)-го такта в младший разряд регистра 14 и в первый триггер 15 записывается значение.разряда Ь (,)сомножителя В 1, в каждый следующий до (д+1)-го разряда регистра 14 сдвигается значение поступивших в предыдущих тактах раз-. рядов сомножителя В 1, в Я+1)-й разряд регистра 14 сдвигается значение разряда Ья сомножителя В 1. 59 8ся на сумматоре 19 со...

Номер патента: 1425660

Опубликовано: 23.09.1988

Авторы: Золотовский, Коробков, Соловьева

МПК: G06F 7/52

Метки: деления

...образом(таблица).Т,е. выбранные К разрядов периодически повторяются на выходахмультиплексора 7, начиная со старшихразрядов, Сигналы с выходов мультиплексора 7 через группу элементов ИСКЛЮЧАЮЦЕЕ ИЛИ 8 поступают навходы сумматора 6 и мультиплексора 9.Элементы ИСКЛЮЧАЮЦЕЕ ИЛИ 8 управляются элементом ИЛИ 10, Если старшиеразряды сумматора 3 не равны нулю,элементы ИСКЛЮЧАЮЦЕЕ ИЛИ 8 инвертируют значения выходов мультиплексора 7, Если значения старших разрядовсумматора 3 равны нулю, на выходахэлементов ИСКЛЮЧАЮЦЕЕ ИЛИ 8 формиуются нули. Мультиплексор 9 выбирает К младших разрядов слова на выходах элементов 8, Во всех старшихразрядах генерируют нули, С выхода11 считывается частное от деления, свыхода 2 - остаток,Устройства работает...

Номер патента: 1425678

Опубликовано: 23.09.1988

Авторы: Дрозд, Нестеренко, Огинский, Полин

МПК: G06F 11/10, G06F 7/52

Метки: величины, вычисления, двоичной, дроби, нормализованной, обратной, приближенного

...У, формируемый узлом 11свертки по модулю три, Сравнение ука 25 занных кодов приводит к определениюна выходе 10 устройства сигнала контроля, принимающего нулевое значениепри правильном функционировании устройства. Единичное значение указывает на неисправность устройства.Узлы 10-1, 10-2, , 10-(и+2) и12, а также регистр 1 аргумента используются для исправления результата на выходе 17 устройства при установлении факта его неправильного35,: функционирования. В этом случае выход схемы 13 сравнения принимает еди.ничное значение, которое кроме выдачи на контрольный выход 18 устройст 40 ва поступает также на информационныйвход триггера 12, на вход режима регистра 1 аргумента и вход блокировкизаписи регистра 2 контрольного кода.При этом в...

Номер патента: 1427360

Опубликовано: 30.09.1988

Автор: Эйнгорин

МПК: G06F 7/52

Метки: деления

...величине В, а наего управляющие входы в . некоторыйкод С с разрядных выходов счетчика4514, В силу своего построения делитель 13 частоты преобразует входныеимпульсы с частотой следования, пропорциональной величине В, в выходныеимпульсы с частотой следования, пропорциональной произведению ВС, иэти импульсы поступают на вычитающийвход счетчика 14 с некоторой задержкой, обусловленной элементом 15 задержки, для исключения возможности 55состязания по фронтам между сигналами .на информационном и управляющемвходах делителя 13 частоты. На вход сложения счетчика 14 с выхода делителя 8 частоты поступает последовательность импульсов с частотой, пропорциональной величине А. Состояние счетчика 14 стремится к состоянию...

Номер патента: 1427361

Опубликовано: 30.09.1988

Авторы: Гончаренко, Дорожкин, Жабин, Лысенко

МПК: G06F 7/52

Метки: умножения

...прямого кода регистра 7, который суммируется с содержимым регистра 2, сдвинутым на один разряд влево путемсоответствующей коммутации вьподоврегистра 2 и входов сумматора 1, и 15результат суммирования запоминаетсяв регистр 2, Таким образом, осуществляется прибавление "-1" к -омуразряду када множимаго Если очередная цифра множимого О, то содержимое 20регистра 3 не изменяется, а содержимое регистра 2 сдвигается на одинразряд влево и в младший разряд заносится "0", При наличии сигналов Тили Т группа мультиплексоров 5 пропускает, информацию с вьподов сумматора 4 на входы регистра 3 беэпреобразования. По тактирующемусигналу Т 1 происходит сдвиг на одинразряд влево кода в регистре 8 и 30код на 1-ом шаге будет равен весу "1.После окончания...