G06F 7/52 — для умножения; для деления

Номер патента: 752355

Опубликовано: 30.07.1980

Автор: Яковлев

МПК: G06F 7/52, G06F 7/70

Метки: вероятностное, деления, чисел

...техническим решением к данному изобретению является верот 5 ятностное устройство для деления чисел, содержащее регистры делимого и делителя, накапливакхций сумматор, счетчик, генератор псевдослучайных чисел, блок сравнения первая группа входов которого соединена с выходами регистра делителя, а втораяс выходами генератора псевдослучайных чисел, выход блока сравнения соединен со входом счетчика, выход которого соеди 2нен с первым входом генератора псевдослучайных чисел, второй вход генератора псевдослучайных чисел является входом устройства (31.Недостатком этого устройства являетсятакже низкая точность выполнения операции деления,Цель изобретения - повышение точности устройства.Поставленная цель достигается тем,что устройство,...

Номер патента: 763897

Опубликовано: 15.09.1980

Авторы: Лысиков, Шостак

МПК: G06F 7/52

Метки: умножения

...5.В данном устройстве регистр множимого 1 может быть реализован най 5-триггерах, регистр множителя2 - на О-триггерах, накапливающий 35 сумматор 3 - на О- либо 1 К-триггерах с блоком ускоренного образования разрядных переносов, блок управления 4 - в виде управляющего автомата. Узел умножения 5 выполненв виде логического шифратора М-разрядных кодов сомножителей в 2 к-разрядный код их произведения, синтезкоторого может быть проведен хорошо известными методами с использованием таблицы истинности. Ниже при ведены фрагменты таблицы истинности для узла 1-разрядного умножения5, причем для определенности принято, что =4. В таблице разрядымножимого, поступающие по шине 8, 0 обозначены как в 4, ез, щ, в 1, разряды множителя, поступающие по...

Номер патента: 767761

Опубликовано: 30.09.1980

Авторы: Волковыский, Попов

МПК: G06F 7/52

Метки: умножения

...регистров 8 и 9 соединены с первым и вторым .входами кодопреобраэователя 10, а высоды следующей пары - с первым и вто000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 . 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 О 0 1 1 0 0 0 . 0 11 0 0 0 0 0 О 0 10 0 0 0 О О 0 0 5 7677 рым входами кодопреобразователя 11.Первые выходы кодопреобразователей 10, 11 соединены с управляющими входами узлов 3 и .2 соответственно, второй выход коцопреобразователя 10 - с третьим входом кодопреобраэователя 1 1 второй выход которого через узел 1.2 задержки подключен к третьему входу кодопреобраэователя 10.функционирование кодопреобразова телей описывается таблицей, где О (1,61 6С 2 М, ОЪ 1 Ь 4 С 34 (Ь 4) - значениЯ первого (справа), второго, третьего и...

Номер патента: 769539

Опубликовано: 07.10.1980

Авторы: Лысиков, Шостак

МПК: G06F 7/52

Метки: умножения

...2 и сумматора 3 (цепи сдвига на К разрядов в регистре множителя 2 и сумматоре 3 на чертеже не показаны), Одноразрядные узлы умножения 5 формируют произведения 2"-ичных цифр множимого на очередную 2"-ичную цифру множителя, Разрядность такого произведения - 2" двоичных разряда. Выходы одноразрядных узлов умножения 5 подключены ко входам сумматора 3.Регистры множимого и множителя 1 и 2 могут быть построены по известным схемам с использованием двухтактных 0-триггеров, сумматор 3 - на базе УК-триггеров со схемой образования параллельных переносов. Одноразрядные узлы умножения 5 реализованы в виде логических шифраторов Й-разрядных двоичных кодов сомножителей в 2. К-разрядный двоичный код их произведения. В определенных случаях может...

Номер патента: 769540

Опубликовано: 07.10.1980

Авторы: Лысиков, Шостак

МПК: G06F 7/52

Метки: умножения

...д, одноразрядные умножители 4, двухразрядные сумматоры 5, буферные регистры б, управляющие входы устройства 7, выход 8 первого разряда регистра множителя 2, выходы 9 разрядов регистра множимого 1. Совокупность каждого одноразрядного умножителя 4 и соответствующего двухразрядного сумматора 5 может быть представлена в виде постоянного запоми З нающего блока 10,Ниже приведены некоторые фрагментытаблицы истинности для постоянного запоминающего блока 10, причем для определенности принято, что й = 4, а используемая система счисления - двоичная, В таблице разряды множимого, поступающего по ,шине 9, обозначены;как т, тз, т т разряды множителя, поступающие по шине 8, обозначены п 4, и п пь разряды слагаемого, поступающие с .выхода буферного...

Номер патента: 769541

Опубликовано: 07.10.1980

Авторы: Адамия, Асатиани, Кублашвили, Мирианашвили, Смородинова, Чачанидзе

МПК: G06F 7/52

Метки: двоичных, кодов, п-разрядных, последовательных, умножения

...И 20; логические уровни 72, 73 соответственно на выходах сумматоров 16 и 21; логические уровни 74 на выходе элемента И 23; логические уровни 75,на выходе с, мматора 22; логические уровни 76 на единичном выходе Й 5-триггера 25; логические уровни 77,на шине 26 произведения.Устройсвзо работает следующим образом. Подача множимого по шине 5 и множителя по шине 11 на устройство для умножения последовательных и-разрядных двоичных кодов осуществляется с К (и+1)+1 такта по (К+1) (и+1) - 1-й такт, где К=0,1,2 К, а каждый (К+1) (и+1)-й такт является промежуточным между подачами пар множимого и множителя (см. эпюры 29 и 30 на фиг. 2). Снятие произведения с шины 26 осуществляется с К(п+ + 1) + л такта по (К+ 2) (и+ 1) - 3-й такт, а каждый (К+1)...

Номер патента: 769550

Опубликовано: 07.10.1980

Авторы: Ерухимович, Зелькин

МПК: G06F 17/18, G06F 7/52, G06F 7/70 ...

Метки: двоичных, деления, стохастическое, чисел

...собой идентичные зои-разрядные сдвиговые регистры с линейной обратной связью, реализованной насумматорах по модулю два.Регистр сдвига 4 с выходами, подключенными ко входам группы элементов И 5, 35выходы которых (присоединены к первымвходам коммутатора 8, на,вторые входы которого подключены выходы разрядов регистра 7, составляют преобразователь дво-,ичного числа регистра 7 в псевдослучайную 40последовательность. С аналогичными связями регистр сдвига 4, группа элементов Иб, коммутатор 9, генератор 3 составляютпреобразователь двоичных чисел генератора 3 в псевдослучайные последовательности. 45Выходы коммутаторов 8 и 9 соединенысо входами элемента И,10, выполняющегороль умножителя.Для обеспечения модуля коэффициента Выходы и...

Номер патента: 771669

Опубликовано: 15.10.1980

Авторы: Кузнецов, Лукьянов, Паронджанов

МПК: G06F 7/52

Метки: умножения

...элемент И 9 и элемент ИЛИ 10 - навход второй декады 11 счетчика результата.Аналогично описанному устройство для ум.771669 десятичного кода последнего разряда множимо.го и, во-вторых, обеспечивает коммутатору 8возможность формирования управления входомсоответствующей декады 11 - 11 счетчика1+1результата для приема последовательности им.пульсов э последнем микротакте.Импульс с третьего выхода формирователя 5синхроимпульсов через открытый элемент И 21через элемент ИЛИ 24 подается на управляющийвход коммутатора 16 цифр, в результате чегов вычитаюцтий счетчик 13 записывается двоичнодесятичный код последнего разряда множимого,Импульс со второго выхода формирователя 5синхроимпульсов устанавливает триггер 17 в нулевое состояние. 15С выхода...

Номер патента: 771675

Опубликовано: 15.10.1980

Авторы: Добрис, Яковлев

МПК: G06F 7/52, G06F 7/70

Метки: деления, цифро-вероятностное, чисел

.... сел,второй вход генератора псевдослучайных чисел является входом устройства,а выходы соединены с первыми группами входов первого и второго блоков сравнения, выходырегистра делителя соединены со второйгруппой входов первого блока сравнения,дополнительно содержит блок коммутации,элемент ИЛИ,инвертор и 1-К триггер, выход которого соединен с уп,завляющим входом блока коммутации,выходы регистра делимого соединеныс ин ",.ормационными входами блока ком771675 формула изобретения з 6700/ дписное филиал ППП "Патент" ,Ужгород,ул.Проектн поэтомуА дэп 1 М-й - .д - .)В то же время дисперсия Р (2) для+ предлагаемого устройстваО Х)=4 Я8 У+А Р Ьа (1-Ь)(2 В) (3)Цпй) Ь 4 А0 ф(2,) А (1-В)(2 В2 В МОТак как первое слагаемое (4) - чис. ло...

Номер патента: 773621

Опубликовано: 23.10.1980

Авторы: Корчагин, Кравцов, Лакийчук, Садомов, Хохлов

МПК: G06F 7/52

Метки: многоразрядных, умножения, чисел

...регистры, датчикслучайных чисел 3, первый 4 и второй 5 блоки сравнения, дешифраторб, первый 7 и второй 8 блоки элементов ИЛИ, элемент ИЛИ 9, счетчикнакопитель 10 и дополнительный счетчик 11.Приемные регистры 1, 2 соединеныс блоками сравнения 4, 5 и дешифратором б. Датчик 3 случайных чиселсоединен с блоками сравнения 4, 5,выходы которых подключены к дешифратору б. Группы выходов дешифратораб подключены ко входам блоков элементов ИЛИ 7 и 8, выходы которых соединены со входами дополнительногосчетчика 11. Выходы дополнительногосчетчика 11 и дешифратора б соединены со входами элемента ИЛИ 9, выходкоторого соединен со входом счетчика-накопителя 10.В предлагаемом устройстве реализовано вероятностное тернарное (трехсимвольное) представление...

Номер патента: 773622

Опубликовано: 23.10.1980

Автор: Киселев

МПК: G06F 7/52

Метки: умножения

...по которому с входов 8 всчетчик 22 заносится п=10-разрядныйкод третьего операнда .Е, с входов6 в счетчик 1 заносится (К)=5-разряцный код (, представленный стар- сшими разрядами кода второго операнда Ч, а двоичный умножитель 3 устанавливается в "0".Внекоторый момент послЕ окончания И 10 на вход 7 устройства подается последовательность тактовыхимпульсов (ПИ), поступающая на счетный (вычитающий) вход счетчика 1 ивторой вход элемента И 2, на первыйвход которого с выхода счетчика 1 подается управляющий сигнал. По данному сигналу счетчика 1 разрешаетсяработа элемента И 2, если содержимое счетчика 1 не равно "0" и запрещена, если содержимое счетчика1 равно "0". Таким образом, по ПИ 7содержимое счетчика 1 начинает уменьшаться, а на выходе...

Номер патента: 773628

Опубликовано: 23.10.1980

Автор: Яковлев

МПК: G06F 17/18, G06F 7/52, G06F 7/70 ...

Метки: вероятностное, множительное

...сравнения, выход которого подключен к вычитающему входу реверсивного счетчика 6, разрядные выходы которого соединены с первой группой 35 входов третьего блока 7 сравнения, а суммирующий вход - с выходом логического элемента 5.Устройство работает следующим об О разом.Оно управляется последовательностью синхроимпульсов, подаваемых на соответствующие входы первого, второго и третьего блоков сравнения (на чертеже эти входы не показаны),По каждому синхроимпульсу на вы-ходах первого, второго и третьего блоков сравнения вырабатывается бинарный символ(0 или 1) соответственно а, Ь,у , ( -дискретное время), 50 причем вероятности появления единичного, символа соответственно равны Р( а )А, Р (Ь ) В,Р (уь) Е (Е - случайная величина -...

Номер патента: 780010

Опубликовано: 15.11.1980

Автор: Скворцов

МПК: G06F 17/18, G06F 7/52

Метки: амплитуды, оценки, процесса, случайного, узкополосного

...преобразователя 1 соединен с входом б устройства и входом компаратора 2, другой вход которого соединен с опорным входом 7 устройства, выход компаратора 2 соединен с входом установки триггера 4 и входом элемента НЕ 3, выход которого соединен с входом сбро 4са триггера 4, прямой выход которого-"соединен с-входом разрешения суммирования и импульсным входом сбросасчетчика 5, первый тактовый вход которого соединен-с тактовым входом8 устройства, первая группа выходов9 ко:орого соединена с выходамисчетчика 5, выход заема которогосоединен с тактовьщ входом аналогоцифрового преобразователя 1, выходыкоторого соединейы с вторыми выходами 3 Ь устройства, а инверсный выход триггера 4 соединен "с входом разрешениявычитания и вторым импульсным...

Номер патента: 781813

Опубликовано: 23.11.1980

Автор: Волковыский

МПК: G06F 7/52

Метки: деления

...выходную шину12. Блок 9 экстраполяции содержит буферныерегистры 13 и многовходовой суммирующийузел 14.В устройстве реализуется итеративный методделения, основанный на предварительном вычислении обратной величины делителя и после.дующем умножении ее на делимое, Обратнаявеличина определяется по итерационной фор.муле где Ь - делитель;С и С - значения величины 1/в, полученныесоответственно на 1 -й и4 + 1-й итерации.Блок 9 экстраполяции позволяет для определения начального приближения искомой обратной величины использовать экстраполяциюпо ее значениям на предыдущих шагах вычислений, Например, при экстраполяции по 2-м 10 или 3-м точкам используются соответственноформулы 15 С. - С. - 3 С +С Ь) 3 3 - 1 5-2 5-5, С. =(2.-С -Ь), 1+ 1 где С...

Номер патента: 794634

Опубликовано: 07.01.1981

Авторы: Жабин, Корнейчук, Москаленко, Тарасенко, Щербина

МПК: G06F 7/52

Метки: дробный, кода, коэффициент, последова-тельного, умножения

...регистр 1 частичного произведения, первый 2 ивторой 3 регистры кода коэффициента,сумматоры 4, 5, дешифратор б цифр результата, входную шину 7 кода множимого.Дешифратор 6 цифр результата представляет собой комбинационную схему,реализующую следующие логические функции= а, (а 1 а)а. (а Уа)где индексы аргументов соответствуютномерам разрядов сумматора 4,Г и Г - значения цифр (соответственно 1 и 1) результата,Устройство работает следующим образом.В исходном состоянии (цепи установки исходного состояния на чертеже непоказаны) в регистре 1 записаны нули,в первом регистре 2 числитель А коэффициента, а во втором регистре 3 число 1-В,.т.е. дополнительный код знаменателя В коэффициента, Значения Аи В удовлетворяют условиям0,5 + АВ 1, Аъ 0 В...

Номер патента: 794635

Опубликовано: 07.01.1981

Автор: Ивченко

МПК: G06F 7/52

Метки: вычислительное

...группой входов схемы сравнения.На чертеже изображена схема устройства. Она содержит первый регистр 1 операндов (делимого и множителя), второй регистр 2 операндов (делителя или множимого), счетчик 3, схему сравнения 4, накапливающий сумматор 5, генератор тактовых импульсов 6, группу элементов 1 Л 7, элемент И 8, коммутирующий переключатель 9.Устройство работает следующим образом.В режиме деление коммутирующий переключатель 9 подключает выходы сумматора 5 ко вторым входам схемы сравнения 4. В регистр 1 записывается делимое Х, в регистр 2 - делитель У. Импульсы от генератора 6 через элемент 1 Л 8 поступают в счетчик 3 и одновременно на входы управления элементов И 7.С каждым импульсом информация делителя параллельным кодом из регистра 2...

Номер патента: 794636

Опубликовано: 07.01.1981

Авторы: Ильин, Попов, Скворцов

МПК: G06F 7/52

Метки: округления, процессе, умножения, частичныхпроизведений

...прямой выход Ю-триггера соединен с шиной подачи единицы в младший (и+1)-й разряд сум- матора На фиг. 1 и 2 приведена структура устройства округления.Устройство содержит (1 п+1)-разрядныйсумматор 1, шину подачи единицы в младший (и+1)-й разряд сумматора 2, и-входовой элемент ИЛИ - НЕ 3, Ю-триггер 4 и управляющую шину устройства 5. Выходы п разрядов сумматора 1 соединены с входами н-входового элемента ИЛИ-НЕ 3, ЗО выход элемента ИЛИ - НЕ - с установоч0.01110,0100100.0010100001 О0.0000110.00000 0,100 0,01 0.010 0.001 О.ООО 0.000 О,00 0,011 0.010 0.001 0.001 0.002 3 5 6 Фиг. I Составитель В. КайданоаРедактор Л. Утехина. Техред А, Камышникова Корректоры А, Галахова н О. Силуянова Изд.138 Тираж 760 НПО Поиск Государственного комитета...

Номер патента: 796857

Опубликовано: 15.01.1981

Авторы: Добрис, Федоров, Яковлев

МПК: G06F 7/52, G06F 7/70

Метки: делительное, стохастическое

...вы- ход которого соединен с входом элемента 5 задержки, выход которого подключен к управляющему входу блока 2 ключей.Устройство работает следующим образом. Р; Р 12-2 2где Р 2 и Р 2 - вероятности переходовсхемы соответственно из состояния1 ви наоборот, Причем Р 2= А, аР = В-А,Математическое ожидание случайнойчисловой последовательности 2 навыходе 6 устройства имеет вид 40 ИА + (1+А-В)В"А А А Ъ В В В т. е. в предлагаемом устройстведействительно реализуется операция деления чисел АВ. 0Мерой точности работы устройства является дисперсия случайной величины 2. Для устройства прототипа имеемО = - (1- - ),А А7. В В Устройство управляется последовательностью синхроимпульсов, подаваемых на соответствующий вход пре образователя...

Номер патента: 798613

Опубликовано: 23.01.1981

Авторы: Карякин, Якимович

МПК: G06F 17/18, G06F 7/52

Метки: многоканальный, спектроанализа-top

...из Мзнаковых значений ЬЯи (М 1 +1 )8на первом шаге следующего цикла, а напоследующих шагах до окончания этогоцихла укаэанная последовательность будет циркулировать ъ регистре 13, создавая необходимую задержку знаковыхсигналов относительно друг друга, поступающих на информационные входы бло-. 45ка 7 динамической памяти.Тахим образом, предлагаемое устройство вычисляет оценку спектральной плотности в виде гдеи = 1 Ср (Х 1+ Ф 1,1 )Е МИ (.Х +к+Яг,1+к)е 6, В результате чего-ая ордината спектральной плотности может быть получена в виде Ю т(кино им ц+1) где Н - показание-го канального счетчика.Предлагаемое устройство вычисляет оценку спектральной плотности с большей статистической точностью, чем известное, поскольку при вычислении...

Номер патента: 798869

Опубликовано: 23.01.1981

Авторы: Бровинская, Кондратенко, Ткаченко

МПК: G06F 17/18, G06F 7/52

Метки: дис-персии, нестационарного, процесса, случай-ного

...введены пва канала, каждый из которых содержит блок вычитания, блок вычисления абсолютной величины, блок умножения, интегратор и сумматор, при этом в каждом из каналов вход блока вычисления абсолютной величины объеди нен с первым входом блока умножения и подключен к выходу блока вычитания, первый вход которого является входом канала, второй вход блока вычитания объединен с первым входом сумматора и подключен к выходу интегратора, вход которого объединен со вторым входом сумматора и соединен с выходом блока умножения, второй вход которого подключен к выходу блока вычисления абсолютной величины, выход сумматора второго канала является выходом устройства, вход блока вычитания первого798869 Составитель Л, Григорьян-Чтенцева Техред А, Ач ....

Номер патента: 802962

Опубликовано: 07.02.1981

Авторы: Лысиков, Цесин, Шостак

МПК: G06F 7/52

Метки: деления

...(К + 3) старших разрядов делимого на (К + 3) старших разряда делителя, частного с избытком. Можно показать, что абсолютная погрешность (разность между значением частного, получаемым при делении и-разрядных чисел и значением частного, получаемым при делении усеченных (Е + 3)-разрядных чисел) при этом будет заключена в пределах 0 ( Ь (2-("-При этом значении к-разрядного частного, получаемого при делении усеченных чисел, может быть либо равно значению старших К разрядов частного, получаемых при делении и-разрядных чисел, либо меньше его на единицу младшего разряда с несом 2(в дальнейшем будем говорить соответственно о точном и неточном значениях к-разрядного частного на выходе шифратора б цифр частного), С помощью умножителей 7 и...

Номер патента: 802969

Опубликовано: 07.02.1981

Авторы: Ляпощенко, Строганов

МПК: G06F 17/18, G06F 7/52

Метки: выбросов, оценки, па-pametpob

...это на примере случайнозго процесса х. Математическое ожидание выбросов определится показывающий отношение положительных и отрицательных:выбросов по модулю (он должен быть всегда меньше единицы).На фиг. 1 приведена функциональная схема устройства, на фиг. 2функция изменения случайного процесса, полученная аналитически;на фиг.Зфункциональная зависимость случайного сигнала 1(х).В схему (см, фиг. 1) входят блок1 определения максимумов выбросов,блок 2 определения знака входныхсигналов, счетчик 3 выбросов, элементы И 4, 5, сумматоры 6, 7 положительных и соответственно отрицательных значений сигнала, элементы И 8,9, сумматор 10, функциональный преобразователь 11, блок 12 умножения.Устройство работает следующим образом.Входной сигнал...

Номер патента: 807277

Опубликовано: 23.02.1981

Авторы: Огоньков, Салин, Хромчиков

МПК: G06F 7/52

Метки: коэффициент, умножения, числана

...а к выходу второго дели теля частоты подключен вход счетчика числа, выход переполнения которого соединен со стоповым входом генератора импульсов 2.Недостатком этого устройства является низкое быстродействие, так как время работы устройства определяется произведением числа на коэАФициент деления второго делителя.Цель изобретения - повышение быстродействия устройства.Поставленная цель достигается тем, что в устройство для умножения числа на коэфФициент, содержащее счетчики числа и результата, генератор импульсов, выход которого подключен ко входам делителей частоты, введены переключатель и элемент И, причем первый и второй неподвижные контакты первой группы переключателя соединеныс выходами генератора импульсов И первого делителя...

Номер патента: 807278

Опубликовано: 23.02.1981

Авторы: Дедулев, Шостак

МПК: G06F 7/52

Метки: вычисления, контролем, частичныхпроизведений

...выходами элементов И 3 первого и последнего столбцов матрицы, а также с входом 5 произведения четностей сомножителей, выход блока 4 сложения по модулю два подключен к выходу сигнализации сбоя устройства. Устройство работает следующим образом.В регистры 1 и 2 соответственно множимого и множителя записываются параллельно либо последовательно коды сомножителей. На выходах элемен тов И 3 матрицы Формируется массив частичных произведений с учетом их весовых коэААициентов, который в дальнейшем с целью Формирования окончательного произведения может быть обработан любым из известных методов. Контроль за работой устройства осуществляется путем проверки контрольного соотношения где РА и Р - четности сомножителейАиВ;55Р - четность массива...

Номер патента: 807279

Опубликовано: 23.02.1981

Автор: Чуватин

МПК: G06F 7/52

Метки: умножения

...1 - цифры множимого и множителя соответственно, и в . 45разрядность, получается произведение2 п -к и иСдАВ=Е С 2 д; Ь 2 а 2кд кгде Ск ЯО, 1) - цифры произведения.В общем случае в известном за ициклов все частичные произведения,вьпаедшие эа пределы разрядной сеткипервого регистра, т. е. в (и + 1)-ом,(и ;+ 2)-ом2 п-ом разрядах, непримут участия в формировании произ.ведения, т, е. их сумма с учетом весов разрядов дает инструментальнуюпогрешность, обусловленную сдвигоммножимого вправо, которая имеет знак минус, поскольку произведение получается с недостатком.В данном устройствев каждом цикле под воздействием управляющего сигнала, поданного на эхо 7 устройства, при помощи второго элемента И б происходит Формирование и передача произведения...

Номер патента: 807280

Опубликовано: 23.02.1981

Автор: Боюн

МПК: G06F 7/52

Метки: вычисления, массивовчисел, суммпроизведений, упорядоченных

...иэ первого массива больше буется выполнить М и сложений и . рйи сдвигов в множительном устрой- зстве где и - разрядность чисел мас- всивов), сЦель изобретения - повышение бы- чстродействия устройства за счет сокращения количества операций для вы- рчисления суммы парных произведений. вУказанная цель достигается тем, счто в устройство введены схема сравнения, счетчик и сумматор-вычитатель, 1причем первые и вторые входы схемысравчения соединены с выходами первого регистра числа и счетчика соответственно,. а выход ее соединен с входом блока управления, третий выходкоторого соединен с управляющим входом сумматора-вычитателя, входы сложения которого соединены с входамивторого запоминающего блока, входывычитания соединены с выходами второго...

Номер патента: 807281

Опубликовано: 23.02.1981

Автор: Паламарюк

МПК: G06F 7/52

Метки: умножитель, частоты

...группы, дополнительного введены второй, третий и четвертый элементы ИЛИ, третий, четвертый и пятыйэлементы И и формирователь импульсов,подключенный входом к выходу первогоэлемента ИЛИ, соединенного входами свыходами третьего и четвертого элемен-. З 5тов И,причем третий элемент И подклю-чен первым входом к второму выходутриггера и к первому входу второгоэлемента И, а вторым входом - к выходу второго элемента. ИЛИ, входы кото Орого соединены с выходами элементовИ первой группы, а четвертый элементИ подключен первым входом к первомувыходу триггера и к первому входупервого элемента И, а вторым входом - 45к выходу третьего элемента ИЛИ, входы которого соединены с выходами элементов И второй группы, причем вторые входы элементов И обеих...

Номер патента: 807282

Опубликовано: 23.02.1981

Авторы: Глухова, Пешков

МПК: G06F 7/52

Метки: деления, п-разрядныхдесятичных, чисел

...чика 15, выход первого элемента НЕподключен к третьим входам второго итретьего элементов И и ко второмувходу четвертого элемента И, выходвторого элемента НЕ подсоединен ктретьему входу шестого элемента И,первый, второй и третий элементы2 фЩ задержки, причем первый элементзадержки, величина которой равна длительности одного такта деления, подключен между выходом отрицательногознака сумматора 1 и третьим входомпервого элемента. И, а. второй элементзадержки подключен между выходом четвертого элемента И 19 и выходом 10блока 5 управления, триггер 28, выходкоторого подсоединен ко второму вхо- .ду седьмого элемента И, первый вход -к выходу первого элемента И, а второйвход через третий элеМент задержкисоединен с третьим входом...

Номер патента: 807322

Опубликовано: 23.02.1981

Авторы: Ефремов, Карасинский, Соботович

МПК: G06F 7/52

Метки: умножитель, частоты

...код разность кодов, зафиксированных в регистрах 12 и 13.Мультиплексор 9 осуществляет передачу на выход импульсной паследонательности с одного из своих информационных входов, номер которогосоответствует, двоичному коду, поступающему на управляющие входымультиплексора, Мультиплексор 9может быть выполнен, например, надешифраторе 17, группе элементовИ 18 и элементе ИЛИ 19,Умножитель частоты работает сле-.дующим образом,На входную шину и, соответственно,на вход блока 1 синхронизации поступает входной сигнал, период которого Т). При переходе через определенный уровень, например при возрас"тании сигнала, на выходах блока 1формируются короткие импульсы, которые используются для ввода кода из 15счетчика 5 в регистр 2 (импульсомс первого выхода...

Номер патента: 811250

Опубликовано: 07.03.1981

Авторы: Гайдучок, Илькив

МПК: G06F 7/52

Метки: умножитель, частоты

...О, а выходом обцулс 15 цця - с трстьцм входом триггера 13, инверсный выход которого подклочсц к второму входу элемента И 10 ц к вторым входам элементов И группы 14. Делитель частоты 7 осет быть выполнен управ;яемы.20 Умцожитсль частоты работает следующим образом,Входной сигнал (в цсрцод повторениякоторого равен сучме длительности импульса ти и длцте;пности паузы тп, поступает ца вход формирователя 1, которыйформирует из него прямоугольные импульсы, поступающие ца вход блока управления 2, 11 а первом выходе блока управления 2 импульсы короткой длительности10 появляются з момент начала паузы учцожаемого сигнала, а а вгороде выходе - вмомент начала пу;ьса упосасмоо сигнала. Блок управ еи: 2 может бять реализован, например, на двух...