Устройство для вычисления степенных рядов

(19) (0 г 7/5 ОПИСАНН АВТОРСКОМУ РЕТ ЕЛЬСТВ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ( 71) Минский радиотехнический институт (53) 681.325(088.8)(56) 1Авторское свидетельство СССР 9 556446, кл.о 06 р 15/32, 1977.2. Авторское свидетельство СССР 9540270,кл.0 06 Ю 1/001976(прототип),. (54)(57) УСТРОИСТВО ДЛЯ ВЫЧИСЛЕНИЯ СТЕПЕНИ РЯДОВ, содержащее первый и второй .счетчики, накапливающий сумматор, элемент И, первый и-входовой элемент ИЛИ и генератор тактовых импульсов, выход которого соединен с .первым входом элемента И, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены третий и четвертый счетчики; первый, второй и третий блоки памяти,. элемент ИЛИ, второй .и-входовой элемент ИЛИ, регистр, умножитель и блок управления, содержащий и групп из двух элементов И-НЕ и элемент И, первый вход которого является тактовым входом блока управления, второй вход впервым управляющим его входом, а выход - выходом синхронизации, в каждой группе элементов И-НЕ блока упРавления выход первого элемента И-НЕ соединен с первым входом второго элемента И-НЕ и является прямым разрядным выходом блока управления, выход второго элемента И-НЕ в каждой . группе является инверсным разрядным выходом блока управления, первые входы первых элементов И-НЕ и вторые входы вторых элементов И-НЕ группы объединены и являются вторым управляющим входом . блока управления, а вторые входы первых элементов И-НЕгрупп являются разряцными входамиблока управления, причем разрядныевыходы первого счетчика соединены соответственно с адресными входами первого блока памяти, информационные выходы которого соединены соответственно с установочными входами второго счетчика и с входами первого и-входового элемента ИЛИ, выход генератора тактовых импульсов соединен с тактовыми входами блока управления и второго счетчика, выход переполнения которого соединен с первым входом элемента ИЛИ, второй вход элемента ИЛИ соединен с выходом элемента И, а выход элемента ИЛИ - с так.товыми входами первого и третьего счетчиков, разрядные выходы третьего . счетчика соединены соответственно с адресными входами второго блока памяти, информационные выходы которо Р го соединены соответственно с разрядными входами первого операнда умно- жителя, выход переполнения третьего счетчика соединен с вторым управляющим входом блока управления, с входом синхронизации накапливающего сум-Я матора и с тактовым входом четвертого счетчика, разрядные выходы которого соединены соответственно с адресными входами третьего блока памяти, информационные выходы третьего блока памяти соединены соответственно с разрядными входами блока управления и с входами второго и-входового элемента ИЛИ, выход которого соединен с вторым входом элемента И, выход первого и-входового элемента ИЛИ соединен с первым управляющим входом блока управления, прямые и инверсные разрядные выходы которого соединены соответственно с установоч,ными входами регистра, разрядные выходы регистра соединены соответственно с информационными входами накапливающего сумматора и с раэрядными входами второго операнда умножителя . выходы произ ведения которого соединенысоответственно с информационными входами регистра, выход накапливаецего сумматора является выходом устройства.Изобретение относится к вычислительной технике и может быть исполь- зовано в качестве периферийного устройства программно-аппаратурных комплексов автоматизированногопроектирования систем автоматического уп равления.Известно устройство для вычисления полиномов, содержащее сумматор регистр, группу пар элементов И, реверсивный счетчик, схему сравнения и 1 О элемент задержки 11 .Недостатками устройства являются невозможность вычисления полиномов многих неизвестных н низкое быстродействие, что ограничивает область его применения.Наиболее близким к изобретению по технической сущности является устройство для вычисления степени рядов, содержащее управляющий триггер, единичный выход которого подключен к первым входам двух ключей, второй вхОд первого ключа. через последовательно соединенные коммутатор и преобразователь аналог-частота подключен к первому информационному входу устройства,.второй вход второго кхаоча соединен с выходом генератора опорной частоты, выходы ключей подсоединены соответственно к суммирующему счетному входу первого 30 счетчика и к вычитающему счетному входу второго счетчика, выход котоого подключен к нулевому входу управляющего триггера, группы элементов И, ИЛИ и накапливающий сумматор, пер вый вход которого соединен с вторым информационным входом устройства, второй вход - с выходами элементов И первой группы, выходы разрядов первого счетчика подключены к первым входам соответствующих элементов И первой группы и через соответствующие элементы ИЛИ - к первнж входам элементов И второй группы, вторые вхо. ды которых соединены с первым управляющим входом устройства, выходы - с входом записи вторичного счетчика, вторые входы элементов И первой груй пы, управляющий вход первого счетчика и единичный вход управляющего триггера подключены соответственно к 50 второму, третьему и четвертому управляющим входам устройства, третий информационный вход которого соединен с вторыми входами элементов ИЛИ , Е 23. 55Недостатком этого устройства является его низкое быстродействие из-за частотно-импульсного представленияинформации.Целью изобретения является повыае ние быстродействия устройства.Поставленная цель достигается тем, что в устройство, содержащее первый и второй счетчики, накапливающий сум матор, эЛемент И, первый и-входовой элемент ИЛИ и генератор тактовых им 65 пульсов, выход которого соединен спервым входом элемента И, введенытретий и четвертый счетчики, первый,второй и третий блок памяти, элементИЛИ, второй и-входовой элемент ИЛИ,регистр, умножитель и блок управления, содержащий и групп из двух элементов И-НЕ и элемент И, первый входкоторого является тактовым входомблока управления, второй вход - первым управляющим его входом, а выход -выходом синхронизации,в каждой группе элементов И-НЕ блока управления.выход первого элемента И-НЕ соединенс первым входом второго элемента И-НЕи является прямым разрядным выходомблока управления, выход второго элемента И-НЕ в каждой группе являетсяинверсным разрядным выходом блокауправления, первые входы первых элементов И-НЕ н вторые входы вторыхэлементов И-НЕ групп объединены иявляются вторым управляющим входомблока управления, а вторые входы первых элементов И-НЕ групп являютсяразрядными входами блока управления,причем разрядные выходы первого счетчика соединены соответственно с адрес.ными входами первого блока памяти,информационные выходы которого соединены соответственно с установочнымивходами второго счетчика и с входами первого и-входового элемента ИЛИ,выход генератора тактовых импульсовсоединен с тактовыми входами блокауправления и второго счетчика, выходпереполнения которого соединен с первым входом элемента ИЛИ, второй входэлемента ИЛИ соединен с выходом элемента И, а выход элемента ИЛИ - сактовыми входами первого и третьегосчетчиков, разрядные выходы третьегосчетчика соединены соответственно садресными входами второго блока памяти, информационные выходы которого соединены соответственно с разряднымивходами первого операнда умножителя,выход переполнения третьего счетчикасоединен с вторым управляющим входомблока управления, с входом синхронизации накапливающего сумматора и с тактовым входом четвертого счетчика, разрядные выходы которого соединены соответственно с адресными входами третьего блока .памяти, информационные выходытретьего блока памяти соединены соответственно с разрядными входами блокауправления и с входами второго и-входового элемента ИЛИ, выход которогосоединен с вторым входом элемента И,выход первого и-входового элементаИЛИ соединен с первым управляющимвходом блока управления, прямые иинверсные разрядные выходы которого .соединены соответственно с установочными входами регистра, разрядные выходы регистра соединены соответственно с информационными входами накапливающего сумматора и с разрядными входами второго операнда умножителя, выходы произведения которого соединены соответственно с информационными входами регистра, выход накапливающего сумматора является выходом уст" ройства.На фиг.1 представлена функциональная схема устройства для вычисления степенных рядов; на фиг.2 - функциональные схемы блока управления и регистра. 10Устройство для вычисления степенных рядов содержит генератор 1 тактовых импульсов, первый счетчик 2, первый блок 3 памяти, второй счетчик 4, элемент ИЛИ 5, третий счет чик б, второй блок 7 памяти, умножитель 8, четветртый счетчик 9, третий блок 10 памяти, .регистр 11, накапливающий сумматор 12, первый и второй и-входовые элементы ИЛИ 13 и 14, элемент И 15 и блок 16 управления, причем выход генератора 1 тактовых импульсов соединен с первым входом элемента И 15, с тактовыми входами блока 16 управления и второго счетчика 4, разрядные. выходы первого счетчика 2 соединены соответственно с адресными входами первого блока 3 памяти, информационные выходы которого соединены с установочными входами второго счетчика 4 и с входами пер- ЗО вого а-входового элемента ИЛИ 13, выход переполнения второго счетчика .4 соединен с первым входом элемента ИЛИ 5, второй вход которого соединен с выходом элемента И 15, а выход элемента ИЛИ 5 соединен с тактовыми входами первого и третьего счетчиков 2 и б, разрядные выходы третьего счетчика б соединены соответственнно с адресными входами второго блока 7 4 О памяти, информационные выходы которого соединены соответственно с разрядными входамн первого операнда умно- жителя 8, выход перемножения третьего счетчика б соединен с вторым управля-ющим входом блока 16 управления, с входом синхронизации накапливающего сумматора 12 и с тактовым входом четвертого счетчика 9, разрядные выходыкоторого соединены соответственно садресными входами третьего блока 10памяти, информационные выходы третье- го блока 10 памяти соединены соответственно с разрядными входами блока 16 управления и с входами второго п-вхо-.дового элементаИЛИ 14, выход которо го соединен с вторым входом элемента Й 15, выход первого и-входового элемента ИЛИ 13 соединен с первым: .управляющим входом блока 16 управле- . ния, прямые и инверсные разрядные вы О ходы которого соединены соответственно с установочными входами регистра 11, разрядные выходы регистра 11 соединены соответственно с информационными входами накапливающего суммато" . ра 12 и с разрядными входами второ+;+ 1 п1 с го операнда умножителя 8, выходыпроизведения которого соединены соответственно с информационными входами регистра 11, выход накапливающего сумматора 12 является выходомустройстваБлок 16 управления устройства содержит элемент И 17 и и групп элементов И-НЕ 18 и 19, причем первый .вход элемента И 17 является тактовым входом блока управления, второйвход элемента И 17 является первымуправляющим входом блока управления,а выход - выходом синхронизации блока управления, в каждой группе элементов И-НЕ 18 и 19 выход первогоэлемента И-НЕ 18 соединен с первымвходом второго элемента И-НЕ 19 иявляется прямым разрядным выходомблока управления, выход второгоэлемента И-НЕ 19 в каждой группеявляется инверсным разрядньщ выходомблока управления, первые входы первых элементов И-ЙЕ 18 и вторые входывторых элементов И-НЕ 19 всех группобъединены и являются вторым управляющим входом блока управления, авторые входы первых элементов И-НЕ18 являются разрядными входами блока управления. Регистр 11 устройства содержит и параллельно включенных Р-триггеров 20.Устройство работает следуЮщим образом,Пусть задан степенной ряд, аналогичныйполиному многих переменных,1. - показатели степеней соответст фФ ф /)вующих переменных при коэффициенте степенного рядаи - число независимых переменных,Ю - число коэффициентов (одночленов) в степенномРЯДУ- наивысший суммарный показательстепеней переменных при одномкоэффициентеОчередной -1)-й цикл вычисления заканчивается выработкой импульса переполнения на выходе счетчика б, по которому к содержимомунакапливающего сумматора 12 прибавляется полученная на этом цикле врегистре 11 частичная сумма Я , врегистр 11 записывается значениекоэффициента а при )-м,одночлене,поступающее из блока 10 памяти, со стояние счетчика 9 увеличивается наединицу, чем подготавливается адрескоэффициента а для следующего цикла вычисления.Из блока 3 памяти считывается код ье15 показателя степени первой переменнойпри,)-м одночлене, а из блока 7 памяти - ее численное значениеХе. На выходе умножителя 8 получается произведение коэффициента приодночлене Ана значение первой переменной Х. Если показатель степени переменной не равен нулю, по очередному импульсу генератора 1 тактовых импульсов произведение А Хс выхода умножителя 8 лринимается врегистр 11. Так как на входы умножителя поступают значения переменнойХи произведение А. Х, с выгистра 11, на выходе умножитпоМучается произведение коэф30 та А на значение первой перво второй степени А Х, , поЯщему тактовому импульсу проиприем в регистр произведений со степенью переменной на единицу больше,5 до тех пор, пока не вырабатываетсяимпульс переполнения на выходе счетчика 4, по которому состояние счетчиков 2 и б увеличивается на едини,цу, чем обеспечивается выборка изблока 3 памяти кода показателя степени второй переменной 1 е при )-м3одночлене, а из блока 7 памяти -значения второй переменной Х.Так как коэффициент пересчета счет-чика 4 задается кодом показателястепени, с момента времени от. начала цикла до выработки импульса навыходе счетчика 4, в регистре 11получается произведение коэффициенОта на первую переменную в заданной Коэффициентыприодночленахстепенногоряда хода рееля 8фициенеменнойследую- зводится аблицы представлказателей степеодночленах, аицы - коэффициенщих одночленах ервая с ока Необходимо его вычислить, т.е, и. известным численным значения коэффициентов А(,ААп степенного ря да и заданным численным значеНиям независимых переменных (аргументов) Х 1,Х ХН Найтк ЧисленноЕ значение Г,Переменные в каждом одночлене степенного ряда располагаются в одном и том же порядке Х 1 рХ д.ХпСтепенной ряд представляется в виде таблицы. Степени Ф и ю, 1 1 перем н цед цееи, е , е не3 и 1-ее"ет собой массив поней переменных привторая строка таблты при соответствуюстепенного ряда. 3Процесс вычисления степенного ряда представляет собой последовательность циклов, на каждом из которых вычисляется частичная сумма 8, получаемая подстановкой в )-й одно- член значения коэффициента А и зна чений переменных ХЕ,ХХЗ и прибавляется к накопленной на предыдущих циклах сумме частичных сумм.Перед началом вычисления в блок 3 памяти записывается массив показа телей степеней вычисляемого степенного ряда (первая строка таблицы), причем показатели степеней переменных должны следовать для каждого одночлена в одинаковом порядке. В блок 5 ,7 памяти записываются значения переменных в порядке, соответствующем порядку записи показателей переменных при одном одночлене в блоке 3 памяти, в блок 10 памяти записывает ся значение коэффициентов при одно- членах (вторая строка таблицы) в порядке, соответствующем расположению показателей степеней переменных при одночленах в блоке 3 памяти. Коэффициент пересчета счетчика 6 задается равным ю - количеству пере" менных при одночленах, все счетчи" ки, регистр 11 и накапливающий сумматор 12 устанавливаются в нулевоеаостояние,; степени.Аналогично получаетсядо момента выработки второго импульса на выходесчетчика 4 умножение полученного произведения Аф. Х на значение второй переменной в заданной степени Х и т.д. В момент окончания умножения на последнюю переменНую ,)-го одно- члена в ее степени Х" импульс переполнения с выхода счетчика 4 проходит на выход переполнения счетчика б, так как его коэффициент пересчета задается равным п. При этом получен-. ная частичная сумма Б) = А Х, ХХЕе прибавляется к содержимому накапливающего сумматора 12, в регистр 11 при0 нимается код коэффициента А при(,)+1)-м одночлене и начинается вычисление следующей частичной суммы.Если показатель степени некоторойпеременной равен нулю, на выходе элемента ИЛИ 13 вырабатывается сигнал,запрещающий прием в регистр 11 произведения с выхода умножителя 8,следовательно данная переменная впроизведение не включается. Есликоэффициент при одночлене равен нулю, с выхода элемента ИЛИ 14 посту. пает сигнал на второй вход элементаИ 15, разрешающий прохождение черезнего тактовых импульсов. При этомданный цикл независимо от значениястепеней переменных заканчивается завремя следования п тактовых импульсов, чем также увеличивается быстродействие устройства. После выполне"ния 1 описанных циклов в накапливающем сумматоре 12 получается вычисленное значение степенного ряда. Момент окончания вычисления определяется по достижению счетчиком 9 (1+1)го состояния,Если необходимо вычислить следующие значения степенного ряда, чтодостаточно часто .необходимо в практике, когда вычисляется ряд значенийодного степенного ряда при различныхчисленных значениях переменныхХ,Х Хп , достаточно записатьтолько в блок 7 памяти новые значения переменных, содержание блоков ,Х и 10 памяти останется без изменений.Технико-экономическое преимущество изобретения по сравнению.с известным устройством заключается в том, что поскольку промышленностью не выпускаются специализированные процессоры для обработки степенных рядов, для вычисления степенных рядов используются унивЕрсальные ЭВМ. В. качестве базового объекта можно взять ЭВМ ЕС. Применение специализированного уотройства для вычисления степенных рядов, подключаемого в качестве периферийного оборудования к ЭВМ, в системах автоматизированного проектирования позволяет значительно повысить производительность за счет разгрузки центрального процессора путем передачи выполнения часто встречающейся операции вычисления степенных рядов быстродействующим устройствам. Подтверждением этого является то, что по предварительным расчетам вычисление степенного ряда на предлагаемом специализированном устройстве будет осуществляться на два порядка быстрее, чем на ЭВМ ЕС. Кроме того, предлагаемое устройство значительно дешевле универсальной ЭВМ и его применение в составе систем автоматизированного проектирования значительно выгоднее.1072041 Составитель Л.МедведеваРедактор Н.Бобкова Техред М.Тепер Корре таро с д.4/ атент", г.ужгород, ул,Проектная,4 лиал ПП Заказ 127/41 Тираж ВНИИПИ Государств по делам изобре 113035, Москва, Ж 99 Под ного комитета СССР ний и открытий Раушская наб