Патенты с меткой «сумм»

Номер патента: 78642

Опубликовано: 01.01.1949

Автор: Ратассепп

МПК: G06G 3/02

Метки: арифметических, выражениях, вычисления, дисперсий, момента, прибор, смешанного, содержащихся, средних, сумм

...егонуля с нулем шкалы 1., Для того, чтобы повернуть лимб 2 на , делей и отметить это число на шкале Еь в качестве слагаемого устанавливают индекс визира 14 на совпадающих делениях , шкал Е.,и Ег, закрепляют ползунок на корпусе и поворачивают лимб 2 до совгадения его нуля с индексом визира. Индекс отметит при этом нашкале первое слагаемое ,. Далее, установив индекс на делениишкалы Ег и закрепив ползунок на корпусе, поворачивают лимб 2 досовпадения его нуля с индексом. Индекс отметит при этом на шкале 1.,1с 1 мму поворотов 1 и 2.При следующем повороте лимба 2 на з делений индекс отметитпа шкале 1., сумму 1 + 6 + з и т. д.Вычисление арифметической средней и дисперсии вариационногореле производится следующим образом.Пусть дан вариационный...

Номер патента: 120036

Опубликовано: 01.01.1959

Авторы: Бугров, Росенбаули, Селивохин

МПК: G06G 7/162

Метки: алгебраических, вычисления, вычислительное, действия, непрерывного, отношения, сумм

...достигается применением второго вращающегося трансформатора, ротор которого также жестко связан с валом электродвигателя.Схема вычислительного устройства состоит из трансформаторов Т 1 и Тг с коэффициентами трансформации К 1 и Кг, в первичные обмоткиторых в виде напряжений переменного тока вводятся величины х, у, г, ; вращающегося трансформатора ВТ 1, роторная обмотка которого соединена встречно со вторичной обмоткой трансформатора Ть а статорная обмотка включена в цепь вторичной обмотки трансформатора Т,; усилителяУ и питающегося от него электродвигателя Д, ротор которого жестко связан с ротором трансформатора ВТ,. На схеме пока,о 12 ОЯб Х - ,)зан случай, и соответствующее распределение напряжеО - Чний 1 ь Г. и С . Вычисляемое отношение...

Номер патента: 387379

Опубликовано: 01.01.1973

Автор: Вител

МПК: G06G 7/163

Метки: деления, модулированных, сигналов, сумм, умножения, частотно

...кольцо, вход которого соединен с выхолом управляемого генератора переменной частоты. Это позволило расширить функциональные возможности устройства.На чертеже приведена схема устройства, Она содержит частотно-импульсные управляемые проводимости 1;, 1;, 1 л, включенные в соответствующие входные плечи мостовой схемы, выходное плечо 2, которое также выполнено в виде частотно-импульсной управляемой проводимости. Устройство содержит также дифференциальный усилитель 3 ошибки (Ло) рассогласования мостовой схемы и управляемый от этого усилителя генератор 4 переменнои частоты Р 4, Каждая из управляемых частотно-импульсных проводимостей состоит из триггерного логического кольца 5, ключа б и резистора 7 и служит для линейного преобразования...

Номер патента: 409381

Опубликовано: 01.01.1973

Авторы: Литвинский, Сивобород

МПК: H03K 19/094

Метки: атор, одноразрядный, сумм

...= ав,- авг+с,"еГ -ававс.1,Транзисторы 7 - 9 второго каскауют логическую функцию ИЛИ -Ь = Г 5+Схема, реализующая пе первого каскада на транз 1 полняющего логическую фи второго каскада на транзисторах Л и 34, выполняющего роль инвертора.Транзисторы Зб - З 7 выполняют функцию управляемых обратных связей. Реализация переноса осуществляется в соответствии с формулои си =(в+ с) а, +вс,.Работа схемы осуществляется в соответствии с таблицей истинности,в, сд - 1 йо 0 0 1 0 1 О О 1 1 0 0 Х О 1 1 1 О 0 1 1 0 0 1 1 0 0 1 0 1 О 1 В качестве примера рассмотрена работа сумматора, когда а= 1, б = 1, с= 1.Предположим, что в исходном состоянии, до начала рабочего такта, напряжение на выходах схемы равно нулю, т. е, 5= О и Сл =О,Под тактом...

Номер патента: 445087

Опубликовано: 30.09.1974

Автор: Петров

МПК: H01H 83/14

Метки: арифметических, двух, переменных, сравнения, сумм, токов

...тем, что для расширения функцио нальных возможностей реагирующие органыподклточены к выходам полумостов, каждыйполюс выхода которых соединен через регулируемый регистр.На чертеже представлена схема устройствадля сравнения двух арифметических сумм пе.ременных токов,Схема содержит группы выпрямительныхполумостов 1 и 2, источники 3, 4, 5, б переменного тока, реагирующие органы 7, 8, регулируемые резисторы 9, 10 и балластные соп.ротивления 11.Согласно схеме устройства в нем источникипеременного тока двух сравниваемых группвключены на циркуляцию токов и подключены к балластным сопротивлениям через регулируемые резисторы. К выходам каждогополумоста подключено по реагирующему ор.гану, действующему при заданной полярностии выбранном соотношении...

Номер патента: 480077

Опубликовано: 05.08.1975

Авторы: Боюн, Козлов, Писарский

МПК: G06F 7/50

Метки: вычисления, произведений, сумм

...модуля 4 сумматора 5 соединен с выходом переноса 8 модуля 4 п-й строки, п-го столбца матрицы 3, Результат вычисления снимается с выходов 12 и 13.Одноразрядный модуль сложения (фиг. 2) содержит последовательно соединенные одноразрядный умножитель 14, полусумматоры 15 и 16 и запоминающие блоки суммы 17 и переносов 18.Выходы переносов умножителя 14 и полу- сумматоров 15 и 16 соединены со входами запоминающего блока переносов 18.Устройство работает следующим образом. . На входы 6 модулей 4 матрицы 3 поступают коды множителя первой пары чисел с регистра множителя 2. На входы модулей 4 поступают коды множимого первой пары чисел с регистра множимого 1. Результаты поразрядного перемножения множимого и множителя запоминаются в модулях 4. На...

Номер патента: 550637

Опубликовано: 15.03.1977

Авторы: Боюн, Козлов, Малиновский, Сабельников

МПК: G06F 7/52

Метки: вычисления, произведений, сумм

...к инверсным выходам регистра множимого 1.Третьи входы матрицы модулей сложения 3 соединены с выходами блока элементов И 5, информационные входы которого соединены с прямыми выходами регистра множпмого 1, Выходы знаковых разрядов регистров множпмого 1 и множителя 2 соединены со входами блока анализа знака 8, выход которого подключен к управляющим входам блока элементов 2 И-ИЛИ 6, первого блока элементов И 5, второго блока элементов И 7, а также ко входу знакового, дополнительных и младшего разрядов сумматора 4,В каждом такте в регистры множимого 1множителя 2 поступает очередная пара чисел, заданная в прямом коде. Перемножение чисел в матрице модулей сложения 3 производится в дополнительных кодах. При этом производится замена знаков...

Номер патента: 551643

Опубликовано: 25.03.1977

Авторы: Боюн, Козлов, Малиновский

МПК: G06F 7/52

Метки: вычисления, произведений, сумм

...умножения и суммирования К пар чисел осуществляют умножение и суммирование нулевых значений множимого и множителя, в результате чего значения поразрядных сумм и переносов выходят из матрицы модулей 3 и суммируются в сумматоре 4. Количество нулевых тактов определяется с помощью блока анализа 5, который анализирует состояние триггеров суммы и переноса матрицы моделей 3. Когда все триггеры переноса и триггеры суммы, кроме первого столбца матрицы модулей 3, находятся в нулевом состоянии, схема анализа 5 выдает сигнал на управляющий вход сумматора 4, После прохождения сквозного переноса в сумматоре 4 получается результат вычислений суммы парных произведений, причем младшие разряды этого результата устанавливаются на выходах первого столбца...

Номер патента: 561963

Опубликовано: 15.06.1977

Авторы: Боюн, Козлов

МПК: G06F 7/52

Метки: вычисления, произведений, сумм

...результата происходит в сумматоре 4 через первый и второй блоки элементов И 5 и 6 под управлением знаков множимого и множителя.Во втором и третьем случае на сумматор 4 подаются проинвертированные коды множимого и множителя, а в знаковый, дополнительные и младший разряды сумматора 4 добавляются единицы.В четвертом случае, кроме подачи на сумматор 4 проинвертированных кодов множимого и множителя и добавления в младший разряд сумматора 4 двух единиц, необходимо вычесть единицу из младшего дополнительного разряда сумматора 4. Зто осуществляется также подачей единиц на входы знакового и дополнительных разрядов сумматора 4, Дополнительные разряды в сумматоре 4 введены на случай переполнения результата, который получается на выходах 8...

Номер патента: 767763

Опубликовано: 30.09.1980

Авторы: Лысиков, Шостак

МПК: G06F 11/10, G06F 7/50

Метки: зависимостью, контролем, переносов, сумм, сумматор, функциональной, четности

...четности, первый и второй . входы которого являются первым и вторым входом устройства, первый, второй и третий выходы блока генерации и транзита переносов каждого разряда соединены соответственно с первым,.вторым и третьим входами блока формирования поразрядной суммы с функциональной зависимостью, четвертый и пятый входы которого являются входами устройства, выход блока формирования параллельного переноса каж 1 дого разряда соединен с шестым входом 767763 4.блока формирования поразрядной суммы сфункциональной зависимостью данногоразряда, с седьмым входом блока формирования поразрядной суммы с функциональнойзависимостью последующего разряда спервым входом сумматора по модулю дваданного разряда и со вторым входом сумматора по...

Номер патента: 805304

Опубликовано: 15.02.1981

Автор: Телековец

МПК: G06F 7/49

Метки: вычисления, произведений, сумм

...в регистры 10 и 11 по входам 8 и 9 поразрядно, начиная со старшего и-го разряда, подаются значения множителей, которые заносятся в 1 с"е (Е = и,и,1) разряди регистров.В соответствии со значениями 1-х разрядов множителей С и О, поступающих с выходов 1-х разрядов регистров 10 и 11 на управляющие входы коммутатора, на выходе коммутатора 7 выдаются сумма или разность соответствующих 1-х ( а,щ1) разрядов множимых А и В. Так как значения суммы и разности множимых подаются на информационные входы коммутатора по положительным (5 и К ) и отрицательным (5 и й ) шинам, то отрицательные значения суммы и разности множимых получаю путем взаимной перестановки положительных и отрицательных шин на входах коммутатора. Полученные значения...

Номер патента: 905814

Опубликовано: 15.02.1982

Авторы: Долголенко, Корочкин, Кулаков, Луцкий

МПК: G06F 7/52

Метки: вычисления, произведений, сумм

...и переноса - соответственно со входом поразрядной суммы (1+1, 1)-го вычислительного элемента и входом переноса(1+1, -1) -го вычислительного элемента, первый выход каждого (,3)-говычислительного элемента (1=1,2,и, 1=1) соединен со вторым входом(1+1, 1) -го вычислительного элемента, а выход поразрядной суммы - совходом поразрядной суммы (+1,1)-говычислительного элемента, выходпереноса (1,1)-го вычислительногоэлемента (1 = 1,2, 1 = 2 п+1) соединен с входом переноса (1+1,)-говычислительного элемента, вход переноса (2 п+1)-го вычислительного элемента второй строки матрицы 1 соединен с выходом триггера 14, вход переноса (2 п+1)-го вычислительногоэлемента третьей строки матрицы 1соединен с выходом триггера 15, инФормационный вход которого...

Номер патента: 1020818

Опубликовано: 30.05.1983

Авторы: Прасолов, Телековец

МПК: G06F 7/49

Метки: вычисления, произведений, сумм

...второго множимого и второ го множителя устройства, Выхоцы преобразователей 17 и 18 кода соединены соответственно с первь 1 ми и вторыми разрядными вхопами третьего комбинационного сумматора 23, вьиоцы +3 младших разрядов которого подключены к первым входам +3 младших разрядов четвертого комбинационного сумматора 24, первые входы Ь+4)-го и 5+5)-го разряцов ко- . торого соединены с выхоцом старшего (+4)-го разряда третьегокомбинационного сумматора 23. Вторые входы разрядов четвертого комбинацион ного сумматора 24 с второго по (к+3)-й поцключены к выходам +2 млацших раэ .рщов регистра 25 результата, вьиоц (к+ 4)-го разряда которого соединен с вторыми входами %+4)-го и 0(+5)-го разрядов четвертого комбинационного сумматора 24 и с вторым...

Номер патента: 1056184

Опубликовано: 23.11.1983

Авторы: Денисенко, Долголенко, Засыпкин, Луцкий

МПК: G06F 7/52

Метки: вычисления, произведений, сумм

...элемента И-НЕ, второй вход которого соединен с шиной тактовых импульсов устройства, вход элемента НЕ соединен с первым управляющим входомкаждого (:;,)-го вычислительного элемента матрицы, управляющим входом.коммутатора, выход элемента ИНЕ соединен с вторым управляющим входомкаждого (,-го вычислитель ного элемента матрицы, с вторым5 управляющим входом накапливающего сумматора, с управляющими входами первого и второго регистров операнда, управляющими входами первого, второго, третьего триггеров, первый и второй информационные выходы накапливающего сумматора соединены.соотверственно с первым и вторым входами коммутатора, выход которого является выходом устройства, а в каж 15 дый ()-ый вычислительный элемент вне;,енй второй, третий,...

Номер патента: 1151953

Опубликовано: 23.04.1985

Авторы: Зорин, Каневский, Лозинский

МПК: G06F 7/38

Метки: вычисления, парных, произведений, сумм

...накапливающего сумматора 5 соединены с шиной 55тактового входа устройства.ВНщцщ Заказ 2324/37Филиал,ППП "Патент",1 115Изобретение относится к вычислительной технике и может быть использовано при построении специализированных вычислительных систем для вычисления выражений вида АВ+АВ++А,ВкаЦель изобретения - уменьшение количества оборудования устройства,На чертеже показана блок-схема устройства. 10Многовходовой сумматор может быть реализован различными способаии. Например, он может быть синтезирован по логическим уравнением К-входового сумматора, 15В расширение серии К 1802 начинается выпуск микросхем четырехвходового сумматора на 4 разряда, в состав которога входят 4 входных регистра, комбинационный четырех- д , входовой сумматор и...

Номер патента: 1166101

Опубликовано: 07.07.1985

Авторы: Долголенко, Кулаков, Луцкий, Порев

МПК: G06F 7/52

Метки: вычисления, произведений, сумм

...иявляются управляющим входом вычисли.тельного элемента четвертого типа,информационный вход триггера суммыявляется входом суммы вычислительного элемента четвертого типа, информационный вход триггера переноса является входом переноса вычислительногоэлемента четвертого типа, выход триг 11 бб является выходом суммы вычислительного элемента пятого типа, выход переноса полусумматора является выходом переноса вычислительного элемента пятого типа, кроме того, вычислительныи элемент шестого типа содержит первый и второй триггеры, триггер суммы, триггер переноса, первый и второй элементы И и одноразрядный сумматор, причем тактовые входы первого и второго триггеров, триггера суммы и триггера переноса объединены и являются управляющим входом...

Номер патента: 1310814

Опубликовано: 15.05.1987

Автор: Чачанашвили

МПК: G06F 7/72

Метки: вычисления, парных, произведений, сумм

...быть использовано в процессорах обработки сигналов, в цифровых фильтрах и т.п.Цель изобретения " увеличениебыстродействия,На чертеже представлена функциональная схема устройства для вычисления сумм парных произведений,Устройство для вычисления суммпарных произведений содержит информационные регистры 1 и 2, блоки 3и 4 памяти, матричные умножители 5,первую, вторую, третью группы буферных регистров 6,7 и 8, матричные сумматоры 9 и 10, преобразователь 11 кода системы остаточных классов в позиционный код, выход 12 результата,счетчик 13 тактов.Применение кода системы остаточных классов позволяет реализовать основные арифметические операции таблично, т,е, свести операции сложения, вычитания и умножения к выборкеиз ПЗУ,Известно, что для...

Номер патента: 1483444

Опубликовано: 30.05.1989

Автор: Соколов

МПК: G06F 1/02

Метки: моделирования, помощью, сигналов, сумм, уолша, функций, частных

...В свою очередь, Аормирователь 14-1 запускается отрицательным перепадом напряжения сигнала Радемахера.юНа выходах устройства получаем: на выходе ключа 11 максимальное значение, даваемое выражением (1); на выходе сумматоров 5 и 13 одинаковые частные суммы сигналов Уолша, представляющие заданные Аункции; на выходах вычитателей 12-1. . .12"И нулевые напряжения. 11 редположим, что введены искажения и-го коэффициента с помощью инвертора б-п, переключателя 7-и или делителя 8-п, На выходе сумматора 13 в этом случае .образуется частная сум" ма сигналов Уолша, уже не совпадаюСоставитель В.БайковТехред Л.Сердюкова Корректор Ч.Васильева Редактор О.Спесивых Заказ 2834/46 Тираж 668 ПодписноеВНИИПИ Государственного комитета по изобретениям и...

Номер патента: 1509879

Опубликовано: 23.09.1989

Автор: Ваврук

МПК: G06F 7/544

Метки: вычисления, произведений, сумм

...сигнал нулевого уровня). Значение К по сигналу на входе 15 (Фиг.2 г, Е ) записывается в регистр 9. Одновременно (в момент времени т,) происходит переключение вхо" дов 17 и 20 в единичное состояние. Единичное состояние на входе 20 разрешает работу мультиплексора 12 по вторым входам.На сумматорах 5 происходит вычисление (Х; + У,), которое через мультйплексор 6 (на входе 16 - сигнал единичного уровня) поступает на вход квадратора 7, где просходит вычисление (Х+ У;). На сумматоре 8 происходит вычислениеии и 2 =, (Х + У ) - (, Х +, У ).в= тЗначение К поступает с выходов группы элементов НЕ 11 через мультиплексор 12, Значение 2 , сдвинутое монтажно на два разряда вправо по сигналу на входе 18 (Фиг.2 е, е), записывается в регистр 10 и поступает...

Номер патента: 1527629

Опубликовано: 07.12.1989

Авторы: Жига, Жуков, Нагорный, Сингх

МПК: G06F 7/49

Метки: вычисления, произведений, сумм

...коды чисел из35регистров 1 и 2, а на вторые входысумматоров-вычитателей через сдвигатели 14 и 13 - коды чисел с выходоврегистров 1 и 2, сдвинутые на одинразряд вправо,Настройка сумматоров-вычитателей11, 12 на проведение операций суммирования или вычитания осуществляется сигналами с выхода блока 6 постоянной памяти, Значение управляющего сигнала определяется кодом значения угла поворота, поступающим наадресные вх цы блока 6 по шине 10,Остальные блоки вычисЛения итерацийфункционируют аналогично, В каждомблоке вычи.леиия итераций 3 осущест -вляется в ссотвесствии с приведеннымалгори тмсм одна и гера ция поворотвектора, Данные с выходов сумматоров 55вычитателей 11 и 12 поступают на вьходы блока 3 и на входы первоо блока 4 коррекции,...

Номер патента: 1569826

Опубликовано: 07.06.1990

Авторы: Вышинский, Рабинович, Тихонов

МПК: G06F 7/544

Метки: вычисления, произведений, сумм

...триггеров, выход первого триггера. соединен с выходом первого переноса вычислительного блока, ныход третьего триггера соединен с выходом второго переноса вычислительного блока, выходы второго и четвертого триггеров соединены с входами третьего элемента 2 И-ИЛИ, выход которого соединен с первыми входами первого и второго элементов И, вторые 15 входы которых соединены с входами управления передачей суммы вычислительного блока, выход нтарого элемвнта И соединен с выходом суммы вычислительного блока, входы синхронизации всех триггеров и всех элементов 2 И-ИЛИ соединены с входом синхронизации вычислительного блока.6. Устройство по п, 1, о т л и - ч а ю щ е е с я тем, что каждый ны числительный блок (п+2)-й строки матрицы содержит элемент...

Номер патента: 1635177

Опубликовано: 15.03.1991

Авторы: Бисык, Ваврук, Перепичка

МПК: G06F 7/544

Метки: вычисления, произведений, сумм

...з) происходит установкарегистра 9 в нулевое состояние и регистра 13 в единичное состояние,т.е. 0001.На входе 18 (Фиг. 2 б, Т-Т )сигнал нулевого уровня, разрешающийпередачу информации с первой группывходов на выход мультиплексоров 6 ина вход квадраторов 7. На квадраторах 7 происходит вычисление (А ),значение которых поступает на входысумматора 8, где происходит вычислеКние(А , ) . На вход 23 (фиг. 2 ж,- 5) в этот момент времени поступа 1 эет сигнал нулевого уровня, разрешающии ередачу информации на выход мультиплексора 2 с первой группы входов,т.е. в данном случае нулевой информации. Но сигналу на входе 20 происходит запись информации в регистр 9(Фиг, 2 а, С). В момент времени3 Фна входе 19 устанавливается сигналнулевого уровня,...

Номер патента: 1636842

Опубликовано: 23.03.1991

Авторы: Андреева, Марценюк, Стахов, Титов, Титова

МПК: G06F 15/332, G06F 7/544

Метки: вычисления, произведений, сумм

...второго полутакта, когда коммутатор 5 пропускает на свой выход сигналы, поступающие на разрядные входы первой группы входов, производится суммирование произведений с выхода умножителя 3 с уже частично накопленной суммой произведений и запись новой частично накопленной суммы произведений в выходной регистр 6, В этом случае запись в выходной регистр 6 осуществляется тактовым импульсом, проходящим через элементы И 22 и ИЛИ 24.В случае, если старший значащий разряд вновь поступающего на умножение коэффициента превышает на один разряд положение старшего значащего разряда предыдущего коэффициента, то этот коэффициент все равно подается так, что его старший значащий разряд располагается в старшем значащем разряде слова на шине 9...

Номер патента: 1644136

Опубликовано: 23.04.1991

Авторы: Борисовский, Галкина, Фирстов

МПК: G06F 7/544

Метки: вычисления, произведений, сумм

...25юч (коэфФициенты; Н 6,Работа устройства для Б = 1 О иразрядности х , равной 16, происходит следующим образом.Операция осуществляется табличноалгоритмическим способом.В первый блок памяти (512 х 16 р)записаны частичные произведения.Причем в каждую ячейку с адресом0(р,0( р, где С( = 0,1, записывается числор(, а, т+ З(еат.Во второи блок памяти (2 х 16 р) заПИСаНЫ ЧИСЛа О И а 1 О.еВ первом такте подается импульсна входы 7 и 10. Производится заПИСЬ ЧИСЕЛ Х(, Х.уз Х, В рЕГИСтры блока 1 и сброс содержимого регистра-накопителя. В следующей сериииз шестнадцати тактов подаются импульсы на входы 8,9 и осуществляется 451 овычисление, а;х,.(ъ(После первого такта иэ шестнадцати тактовой серии на выходе блока 50 1 2 устанавливается число, находяшеегИ...

Номер патента: 1686437

Опубликовано: 23.10.1991

Автор: Шимбирев

МПК: G06F 7/544

Метки: вычисления, конвейерное, произведений, сумм

...п 1, рав 50 ное и/2.Устройство работает следующим образом,По сигналу "Пуск (см, фиг. 4 а) на шине8 блока управления устройства сигнал с вы 55 хода триггера 26 (см, фиг, 4 б) разрешаетпрохождение импульсов (см. фиг. 4 в) генератора 24 через элемент 25 равнозначностина счетчик 27, С помощью ПЗУ 28 код свыхода счетчика преобразуется в последо 1686437ц 1= чо = 1/4,на третьем выходе (регистр 21)ч 1 = ч 1- 1/2 =: 1/8.Затем процесс осуществляется аналогично на вычислительных блоках 1.2,., 1,е.На втором блокеч 2 = макс 1/4, 1/8, -1 /4, -1/81:= 1/4ц 2 = макс(мин(1/4, 1/8); мин(-1/4, -1/8)1=-1/8ц 2 = ц 21/4+ ц 1 = 1/32 + 1/8 = г 1 = х 1 у 1 (произведение правильное).Значение переменной ц 1 поступает с выхода мультиплексора 16 на.вход регистра...

Номер патента: 1718216

Опубликовано: 07.03.1992

Авторы: Вышинский, Луцкая, Тихонов

МПК: G06F 7/52

Метки: вычисления, произведений, сумм

...И - с информационным входом пятого триггера и первым входом пятого элемента 2 И-ИЛИ, выход пятого элемента И соединен с четвертым входом четвертого элемента 2 И-ИЛИ, выход пятого триггера - 25 с первым входом четвертого элемента 2 ИИЛИ, выход которого соединен с четвертым входом пятого элемента 2 И-ИЛИ, выход пятого элемента 2 И-ИЛИ - с первым входом первого элемента И, первый и второй входы 30 второго элемента ИЛИ - соответственно с вторым и третьим входами данных вычислительного блока, выход второго элемента ИЛИ - с первым входом шестого элемента И, первый вход седьмого элемента И - с 35 четвертым входом данных вычислительного блока, первый управляющий вход которого соединен с вторыми входами шестого и седьмого элементов И, первым...

Номер патента: 1741121

Опубликовано: 15.06.1992

Автор: Соколов

МПК: G06F 1/02

Метки: моделирования, помощью, сигналов, сумм, уолша, функций, частных

...с информационным входом (И+1)-го дополнительного интегратора группы, выход которого соединен с входом уменьшаемого дополнительного вычитателя, вход 10 вычитаемого которого соединен с выходом интегратора, выход дополнительного вычитателя соединен с входами умножителя на константу, формирователя обратной величины, блока инверсии и второго квадратора, 15 выходы которых соединены соответственно с информационными входами (И+1)-го переключателя, выход которого соединен с входом делителя блока деления, выход которого соединен с информационным вхо дом дополнительного ключа и является выходом коэффициента устройства, выходы с первого по й-й вычитателей соединены с входами соответствующих блоков вычисления абсолютной величины группы, выходы 25...